ch4_时钟及电源管理 嵌入式系统原理与应用技术 教学课件.ppt

嵌入式系统原理与应用技术 袁志勇 王景存 章登义 刘树波北京: 北京航空航天大学出版社, 2009.11主讲：崔浩*2第4章 时钟及电源管理4.1 S3C2410时钟结构 4.2 S3C2410电源管理模式 4.3 相关特殊功能寄存器 4.4 常用单元电路设计 *34.1 S3C2410时钟结构n主时钟来源于外部晶振(XTlpll)或外部时钟(EXTCLK)n时钟发生器包含一个连接外部晶振的振荡器，两个产生 高频时钟的锁相环(PLLs)n两个时钟源依据模式控制引脚(OM3和OM2)的不同组合 来选择 OM[3:2]MPLL 状态UPLL状态主时钟源USB时钟源00OnOn晶振晶振01OnOn晶振外部时钟10OnOn外部时钟晶振11OnOn外部时钟外部时钟*4ARM 时钟体系结构*54.2 S3C2410电源管理模式nS3C2410有4种电源管理模式 :p空闲模式p正常模式p低速模式 p休眠模式 *6时钟分配图 *7电源管理模式转换图 *8各种模式下时钟和电源状态 模式ARM920TAHB模块 (1)/W DT电源管理 模块GPIO32.768KHzRTC时 钟APB模块(2) 和USB主 控 /LCD/NAN D 正常工作工作工作可选工作可选低速工作工作工作可选工作可选空闲停止工作工作可选工作可选休眠断电断电等待唤醒 事件前一个状 态工作断电*9正常模式 在正常模式下，所有外围设备和基本模块包括电源管理模块、CPU核、 总线控制器、存储控制器、中断控制器、DMA 和外部控制单元都在运行 。

但每一个外围设备的时钟,不包含基本模块，都可以通过软件控制运行 或停止，以便降低功耗10空闲模式 在空闲模式下，停止供给CPU核时钟，但总线控制器、存储控制器、中 断控制器和电源管理模块仍然供给时钟要退出空闲模式，需要激活 EINT[23:0]，或者RTC中断，或其它中断11低速模式 即无PLL模式，在低速模式下，通过低速时钟频率来达到降低功耗此时 PLL不参与时钟电路，FCLK是外部输入时钟(XTlPll或EXTCLK)的一个n 分频，分频比率是由两个控制寄存器CLKSLOW和CLKDIVN的 SLOW_VAL值来决定的12休眠模式 休眠模式下，模块断开内部电源连接，除了唤醒逻辑休眠模式有效的 前提是系统需要两套独立的电源，其中一套给唤醒逻辑供电，另一套则 给其他设备包括CPU供电,并且电源上电可控制在休眠模式，给CPU和 内部逻辑供电的第二套电源被关闭可以由EINT[15:0]或通过预设系统启 动时间的中断将系统从休眠模式下唤醒 进入休眠模式的过程如下： p设置GPIO配置寄存器，使GPIO工作在休眠模式下 p屏蔽INTMSK寄存器中所有中断 p设置唤醒源，包括RTC中断 p设置USB为挂起模式 (MISCCR [13:12] =11b)。

p存重要的值到GSTATUS[4:3]寄存器中，在休眠模式下这些寄存器的值维 持不变 p设置MISCCR[1:0]，为数据总线D[31:0]设置上拉电阻如果已经存在外部 总线缓冲器，如74LVCH162245，则关闭上拉电阻，否则打开上拉电阻 p将LCDCON1.ENVID位清0，停止LCD p读rREFRESH和rCLKCON来填充TLB p通过设置REFRESH[22]为1b，使SDRAM进入自动刷新模式 p等待直到SDRAM自动刷新模式生效 p设置MISCCR[19:17]为111b，使SDRAM信号(SCLK0，SCLK1和SCKE) 在休眠模式下受到保护 p设置CLKCON寄存器中的休眠模式位，使系统进入休眠状态13休眠模式 从休眠模式下的唤醒过程如下： p如果唤醒源中的一个产生唤醒信号,将引发内部复位信号 p检查GSTATUS2[2]来判断是否是因为休眠唤醒而产生的系统上电 p通过设置MISCCR[19:17]为000b来释放对SDRAM信号的保护 p配置SDRAM存储控制器 p等待SDRAM自动刷新的结束 pGSTATUS[3:4]中保存着休眠前的值，这个值是用户自定义的，唤醒后用 户仍然可以使用这个值。

设置GPIO配置寄存器，使GPIO工作在休眠模式下 14电源VDDi和VDDiarm的控制 休眠模式下，VDDi、VDDiarm、VDDiMPLL和VDDiUPLL将被关闭，由 PWEREN引脚控制如果PWREN信号有效(高),VDDi和VDDiarm由外部 电源供电如果PWREN信号无效(低), VDDi和VDDiarm将被关闭虽然 VDDi、VDDiarm、VDDiMPLL和VDDiUPLL可能被关闭，但其他的电源 引脚仍需要供电154.3 相关特殊功能寄存器S3C2410中与电源管理相关的寄存器有六个，分别为： pLOCKTIME pMPLLCON pUPLLCON pCLKCON pCLKSLOW pCLKDIVN*16PLL锁定时间计数器(LOCKTIME) 寄存器地址读/写描述复位值LOCKTIME0x4C000000R/WPLL锁定时间计 数器0x00FFFFFFLOCKTIME计数器描述LOCKTIME计数器相应位描述 LOCKTIME位描述复位值U_LTIME[23:12]UCLK的UPLL锁定时间计 数值 (U_LTIME>150us)0xFFFM_LTIME[11:0]FCLK，HCLK和PCLK的MPLL锁 定时间计 数值(M_LTIME > 150us)0xFFF*17PLL控制寄存器(MPLLCON 和 UPLLCON) 寄存器地址读/写描述复位值MPLLCON0x4C000004R/WMPLL设置寄存器0x0005C080UPLLCON0x4C000008R/WUPLL设置寄存器0x00028080MPLLCON和UPLLCON寄存器描述 MPLLCON寄存器相应位描述 PLLCON位描述复位值MDIV[19:12]主分频器控制0x5C / 0x28PDIV[9:4]预除器控制0x08 / 0x08SDIV[1:0]后分频器控制0x0 /0x0*18PLL控制寄存器(MPLLCON 和 UPLLCON) PLL控制寄存器有两个，MPLLCON和UPLLCON，MPLLCON是MPLL设置寄存 器，UPLLCON是UPLL设置寄存器。

MPLL的值可以通以下计算得到，UPLL固 定为48.00MHz其中，其中：*19时钟控制寄存器(CLKCON) 寄存器地址读/写描述复位值CLKCON0x4C00000CR/W时钟产 生控制寄存器0x7FFF0CLKCON寄存器描述 *20时钟控制寄存器(CLKCON) CLKCON寄存器相应位描述 CLKCON位描述复位值 SPI18控制SPI模块的PCLK，0为禁止，1为使能1 IIS17控制IIS模块的PCLK，0为禁止，1为使能1 IIC16控制IIC模块的PCLK，0为禁止，1为使能1ADC(和触摸屏)15控制ADC模块的PCLK，0为禁止，1为使能1 RTC14控制RTC模块的PCLK，即使该位为0，RTC定时器仍旧工作0为禁止 ，1为使能1GPIO13控制GPIO模块的PCLK，0为禁止，1为使能1 UART212控制UART2模块的PCLK，0为禁止，1为使能1 UART111控制UART1模块的PCLK,0为禁止，1为使能1 UART010控制UART0模块的PCLK，0为禁止，1为使能1 SDI9控制SDI模块的PCLK，0为禁止，1为使能1 PWMTIMER8控制PWMTIMER模块的PCLK，0为禁止，1为使能。

1 USB设备7控制USB设备 模块的PCLK，0为禁止，1为使能1 USB主控制器6控制USB主控制模块的HCLK，0为禁止，1为使能1 LCDC5控制LCDC模块的HCLK，0为禁止，1为使能1 NAND FLash控制器4控制NAND Flash控制器模块的HCLK，0为禁止，1为使能1 POWER_OFF3控制S3C2410的休眠模式，0为禁止，1为进 入休眠模式0 IDLE_BIT2进入空闲模式，该位不会自动清除，0为禁止，1进入空闲模式0 保留1保留0 SM_BIT0特殊模式，0为推荐值该位仅在特殊情况下用来进入特殊模式， OM3=1和通过nRESET复位0*21低速时钟控制寄存器(CLKSLOW) 寄存器地址读/写描述复位值CLKSLOW0x4C000010读/写低速时钟控制寄存 器0x00000004CLKSLOW寄存器描述 CLKSLOW寄存器相应位描述 CLKSLOW位描述复位值UCLK_ON70：UCLK打开(UPLL也被打开) 1：UCLK关闭(UPLL也将关闭)0保留6保留-MPLL_OFF50：PLL打开，PLL稳定后，SLOW_BIT才能清0 1：PLL关闭，PLL只有在SLOW_BIT为1时才能关 闭。

0SLOW_BIT40：FCLK=Mpll(MPLL输出值) 1：低速模式FCLK=输入时钟 /(2*SLOW_VAL) (SLOW_VAL>0)FCLK=输入时钟 (SLOW_VAL=0) 输入时钟为 XTlpll或EXTCLK0保留3 --SLOW_VAL2:0当SLOW_BIT为1时，低速时钟 的分频值 0x4*22时钟分频控制寄存器(CLKDIVN) 寄存器地址读/写描述复位值0x4C000014R/W时钟分频控制寄存 器0x00000000CLKDIVN寄存器描述 CLKDIVN寄存器相应位描述 CLKDIVN位描述复位值保留2保留0HDIVN10:HCLK为FCLK. 1:HCLK为FCLK/2.0PDIVN00:PCLK为HCLK. 1:PCLK为HCLK/2.0*234.4常用单元电路设计电源电路设计 *244.4常用单元电路设计晶振电路设计 *254.4常用单元电路设计复位电路设计 。