EDA 可编程逻辑器件结构与原理课件.ppt

可编程逻辑器件结构与原理可编程逻辑器件结构与原理可编程逻辑器件结构与原理可编程逻辑器件结构与原理重庆工学院电子信息与自动化学院 E E DD AAEDA2可编程逻辑器件结构与原理可编程逻辑器件结构与原理可编程逻辑器件结构与原理可编程逻辑器件结构与原理一一.  可编程逻辑器件概述可编程逻辑器件概述二二. PLD的基本结构和特点的基本结构和特点三三. 可编程逻辑器件的编程元件可编程逻辑器件的编程元件四四. 构成可编程逻辑的两种主要方法构成可编程逻辑的两种主要方法五五. CPLD/FPGA的基本结构及特点的基本结构及特点SO MUCH ICFPGA CPLD六六.编程与配置编程与配置EDA3•可编程逻辑器件是ASIC的一个重要分支，它是一种由用户编程以实现某种逻辑功能的新型器件，故可编程逻辑器件也称为可编程ASIC一一. . 可编程逻辑器件概述可编程逻辑器件概述可编程逻辑器件概述可编程逻辑器件概述EDA4● 可编程逻辑器件可编程逻辑器件(PLD)发展过程发展过程 可编程逻辑器件可编程逻辑器件        高密度可编高密度可编  程逻辑器程逻辑器 件件  低密度可编低密度可编  程逻辑器程逻辑器 件件PLAPROMEPLDCPLDFPGAPALGAL可编程阵列逻辑可编程阵列逻辑通用阵列逻辑通用阵列逻辑可擦除的可编程逻辑器件可擦除的可编程逻辑器件复杂可编程逻辑器件复杂可编程逻辑器件现场可编程门阵列现场可编程门阵列可编程逻辑阵列可编程逻辑阵列可编程只读存储器可编程只读存储器EDA5二. PLD的基本结构和特点5.1 5.2• PLDPLD的基本结构的基本结构 典型的典型的PLDPLD由一个由一个““与与””门和一个门和一个““或或””门阵门阵列、输入输出电路和输出电路组成。

如图所示：列、输入输出电路和输出电路组成如图所示：EDA6• PLDPLD的特点的特点 PLD的的系系统统设设计计具具有有如如下下特特点点：：减减小小系系统统体体积积，，增增强强逻逻辑辑设设计计的的灵灵活活性性，，缩缩短短设设计计周周期期，，提提高高系系统统处处理理速速度度，，降降低低系系统统成成本本，，提提高高系系统统的的可可靠靠性性，，系系统统具具有有加加密密功功能能各种各种PLDPLD结构特点结构特点 如表所示：如表所示：固定连接是厂家在生产芯片时已连接，不可编程的固定连接是厂家在生产芯片时已连接，不可编程的EDA71、PLD电路的逻辑符号表示•PLD内部核心由与阵列与阵列和或阵列或阵列构成，下图为PLD输入缓冲电路表示：1ABCB=A,C=AABCPLD输入缓冲电路表示EDA8&ABCF与门表示法(b)PLD表示法&FA B C(a)习惯表示法F=A●B●CEDA9≥1ABCF或门表示法(b)PLD表示法≥1FA B C(a)习惯表示法F=A+B+CEDA10PLD连接表示法(a)固定连接(b)可编程连接(c)可编程断开固定连接：厂家在生产芯片时已连接，不可编程的。

可编程连接或断开：靠编程实现在生产芯片时，或者是全部都连接，或者是全部都断开，然后靠编程使某些单元连接或断开EDA112、与-或阵列•低密度PLD器件最基本的结构是与与- -或阵或阵列列•通过编程可改变与阵列和或阵列的内部连接，从而就能实现不同的逻辑功能•根据阵列可编程情况可将PLD器件分为：PROM/PLA/PAL/GAL•GAL在输出电路中采用了可编程逻辑宏（OLMC)类型与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态OLMCEDA12PAL器件的阵列结构EDA13● ● 逻辑宏单元逻辑宏单元逻辑宏单元逻辑宏单元   (OLMC)   (OLMC)   5.2.35.2.3PLD器件中的器件中的“与与-或或”阵列只能实现组合逻辑电路的功能，要阵列只能实现组合逻辑电路的功能，要实现时序逻辑功能则需要有包含触发器或寄存器的逻辑宏单元实现时序逻辑功能则需要有包含触发器或寄存器的逻辑宏单元（（OLMC））来实现来实现例：例：GAL16V8的的OLMC可配置成可配置成4种工作模式种工作模式(AC1(n) AC0)：：专用输入、专用组合输出、选通组合输出、寄存器型输出专用输入、专用组合输出、选通组合输出、寄存器型输出P118 输出输出多路开关多路开关 反馈反馈多路开关多路开关 三态三态多路开关多路开关 乘积项乘积项多路开关多路开关来自与阵到来自相邻OLMC(M) 输出使能控制OE时钟时钟CP反馈到与阵列I/O(n)GAL器件输出逻辑宏单元器件输出逻辑宏单元•适用于组合、时序逻辑•浮栅工艺0110EDA14三三三三.   .  可编程逻辑器件的编程元件可编程逻辑器件的编程元件可编程逻辑器件的编程元件可编程逻辑器件的编程元件5.35.3(2)   反熔丝型开关；反熔丝型开关； (1)  熔丝型开关；熔丝型开关；(4)   基于基于SRAM的编程元件。

的编程元件3)   浮栅编程元件：浮栅编程元件： EPROM、、E2PROM和和Flash；；EDA15PLD的的编程元件（（1)1)熔丝型开关熔丝型开关 横线与纵线的交叉点全是熔丝，不需要的连接的熔丝烧横线与纵线的交叉点全是熔丝，不需要的连接的熔丝烧断，一次性编程编程机理示意图如下：断，一次性编程编程机理示意图如下：EDA16（（2 2）反熔丝编程）反熔丝编程 各连接点不是熔丝，而是一种各连接点不是熔丝，而是一种PLICEPLICE编程单元如下图编程单元如下图所示未编程时纵线和横线间是不通的，编程时对需要连接所示未编程时纵线和横线间是不通的，编程时对需要连接处加上高压使其中处加上高压使其中PLICEPLICE介质击穿而短路，使该点逻辑连接介质击穿而短路，使该点逻辑连接EDA17（（3)3)浮栅编程元件浮栅编程元件 i) i) 紫外线擦除、电可编程只读存储器编程紫外线擦除、电可编程只读存储器编程 简称简称EPROMEPROM，其编程熔丝是一只叠栅型，其编程熔丝是一只叠栅型SIMOSSIMOS管，其结构管，其结构图如下图所示。

图如下图所示加几十伏电压加几十伏电压,存存’0’EDA18ii) ii) 电擦除、电可编程只读存储器编程电擦除、电可编程只读存储器编程 简简称称EEPROMEEPROM，，与与EPROMEPROM结结构构相相似似，，只只是是浮浮栅栅与与漏漏极极间间有有一一薄薄氧氧化化层层，，厚厚度度只只有有8080埃埃，，可可产产生生““隧隧道道效效应应””它它的的编编程程和和擦擦除除是是同同时时进进行行的的，，每每编编程程一一次次，，就就以以新新的信息代替了原来的信息，整个编程时间不到的信息代替了原来的信息，整个编程时间不到1 1秒 iii) iii) 闪速型（闪速型（FlashFlash）存储单元编程）存储单元编程 综上所述：ROM的编程方法是按“掩膜ROM→PROM→EPROM→EEPROM→ISP”的次序发展闪速存储单元比隧道型存储单元的芯片结构更简单、更有闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使闪速存储单元制成的效，使闪速存储单元制成的PLD器件密度更高这种编程器件密度更高这种编程器件可以不用编程器而直接在目标系统或线路板上进行编器件可以不用编程器而直接在目标系统或线路板上进行编程，所以称它为在系统编程程，所以称它为在系统编程Isp。

EDA19(4)(4)基于基于SRAMSRAM的编程元件的编程元件•SRAM是指静态随机存储器，存储单元由2个CMOS反相器和一个用于读写的MOS管传输开关组成断电后存储器中的数据不能保存，因此每次接通电源后必须重新为存储器加载编程数据这些编程数据一般要存放在外加的EPROM芯片中•大多数FPGA采用基于SRAM的编程元件EDA201、基于乘积项的结构模块、基于乘积项的结构模块（（CPLD））2、基于查找表的结构模块、基于查找表的结构模块（（FPGA））四四. 构成可编程逻辑的两种主要方法构成可编程逻辑的两种主要方法EDA21●　　结构原理与特点：结构原理与特点：ⅠⅠ.容量受乘积项数量容量受乘积项数量 的限制的限制ⅡⅡ.输入引线多输入引线多1. 1. 基于乘积项的结构模块基于乘积项的结构模块基于乘积项的结构模块基于乘积项的结构模块PROM 器件的阵列结构• “与与”阵列固定阵列固定,“或或”阵列可编程器件阵列可编程器件 因为因为“与与”阵列固定，阵列固定，输入信号的每个组合输入信号的每个组合都固定连接，所以都固定连接，所以“与与”门阵列为全译码门阵列为全译码阵列阵列EDA22PAL器件的阵列结构例：Q0=I0·I1+I1·I2······EDA23““与与””阵列和阵列和““或或””阵列均可编程器件阵列均可编程器件•这这种种类类型型的的代代表表器器件件是是PLAPLA，，右右图图给给出出了了PLAPLA的阵列结构的阵列结构•它它具具有有““与与””和和““或或””阵阵列列均均能能编编程程的的特特点点，，在在实实现现函函数数时时，，只只形形成成所所需需的的乘乘积积项项，，使使阵阵列列规规模模比比输输入入数数相相同同的的““与与””阵阵列列固固定定、、““或或””阵阵列列可可编编程的程的PROMPROM小得多。

小得多 PLA的阵列结构图EDA24● ● 复杂可编程逻辑器件复杂可编程逻辑器件复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD 它是基于乘积项（它是基于乘积项（Product-Term））技技术，术，EPROM（或（或Flash））工艺的工艺的PLD，，其其主体仍是与主体仍是与——或阵列，因而称之为阵列或阵列，因而称之为阵列型型HDPLD早期的产品主要有早期的产品主要有PAL(可编可编程阵列逻辑程阵列逻辑)和和GAL(通用阵列逻辑通用阵列逻辑)PLA器件既有现场可编程的，也有掩膜可器件既有现场可编程的，也有掩膜可编程的通用阵列逻辑编程的通用阵列逻辑GAL是在是在PAL的基的基础上发展起来的础上发展起来的CPLD可以看作类似于可以看作类似于PAL结构的扩展型结构的扩展型 EDA252 2、基于查找表的结构模块、基于查找表的结构模块、基于查找表的结构模块、基于查找表的结构模块 •  查找表（查找表（Look-Up-Table)简称为简称为LUT，，LUT本质上本质上就是一个就是一个RAM以查找表作为逻辑单元，以查找表作为逻辑单元，SRAM进进行编程• 目前目前 FPGA 中多使用中多使用4输入的输入的LUT，，所以每一个所以每一个LUT可以看成一个有可以看成一个有4位地址线的位地址线的16×1的的RAM。

 当用当用户通过原理图或户通过原理图或HDL语言描述了一个逻辑电路以后，语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入果，并把结果事先写入RAM ，，这样每输入一个信号这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出址对应的内容，然后输出•  由于由于SRAM技术的发展，技术的发展，FPGA的门数已接近千万的门数已接近千万门0000010100000101输入 A 输入 B 输入C 输入D 查查 找找 表表输输出出16x1RAM查找表原理查找表原理查找表原理查找表原理多路选择器（（0100））000 0 1 00101010101010101010101内容任意0/1代码输入选择代码EDA27FPGA/CPLDFPGA/CPLD生产商生产商 FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD： XC9500系列：XC95108、XC95256EDA28ispLSI系列：系列：1K、、2K、、3K、、5K、、8K        ispLSI1016  、、ispLSI2032、、        ispLSI1032E、、ispLSI3256AMACH系列系列 ispPAC系列系列：： ( 可编程模拟器件可编程模拟器件 )CPLDCPLD 目前世界上有十几家生产目前世界上有十几家生产CPLD/FPGA的公司，最大的公司，最大的三家是：的三家是：ALTERA ，，XILINX，，Lattice, 其中全球其中全球PLD/FPGA产品产品60%以上是由以上是由 Altera和和 Xilinx  提供的。

提供的在欧洲用在欧洲用Xilinx的人多，在日本和亚太地区用的人多，在日本和亚太地区用 ALTERA 的人多，在美国则是平分秋色的人多，在美国则是平分秋色       Lattice是是ISP技术的发明者技术的发明者,  ISP 技术极大的促进了技术极大的促进了PLD产品的发展，与产品的发展，与ALTERA和和XILINX相比略逊一筹相比略逊一筹99年收购年收购Vantis（原（原AMD子公司）子公司）,  成为第三大可编程成为第三大可编程逻辑器件供应商逻辑器件供应商EDA29其他其他PLDPLD公司：公司：Actel：：反反熔熔丝丝（（一一次次性性烧烧写写））PLD的的领领导导者者，，由由于于反反熔熔丝丝PLD抗抗辐辐射射，，耐耐高高低低温温，，功功耗耗低低，，速速度度快快，，所所以以在在军军品品和和宇宇航航级级上上有有较较大大优优势势ALTERA和和XILINX则一般不涉足军品和宇航级市场则一般不涉足军品和宇航级市场Lucent：：用用于于通通讯讯领领域域的的专专用用IP核核2000年年Lucent的的半半导导体体部部独独立立出出来来并并更更名名为为agere2001年年12月月agere公司的公司的FPGA部门被部门被lattice收购。

收购EDA30 如何选用如何选用CPLD/FPGACPLD/FPGA? ?•适于实现复杂的组合逻辑适于实现复杂的组合逻辑•适于实现复杂的状态机适于实现复杂的状态机•适于实现控制量多的逻辑适于实现控制量多的逻辑•适于实现完全编码的状态机适于实现完全编码的状态机•扇入系数大扇入系数大•应用举例：应用举例：–存储总线控制器存储总线控制器–译码逻辑译码逻辑•适于实现数据通路功能适于实现数据通路功能•适于实现寄存器用量大的适于实现寄存器用量大的设计设计•适于实现算术功能：适于实现算术功能：–加法器、计数器等加法器、计数器等•适于实现适于实现“One Hot” 方式方式编码的状态机编码的状态机•应用举例：应用举例：–DSP 功能功能–PCI 接口接口乘乘 积积 项项 结结 构构乘乘 积积 项项 结结 构构/CPLD/CPLD查查 找找 表表 结结 构构查查 找找 表表 结结 构构/ F P G A/ F P G AEDA311. CPLD1. CPLD的基本结构及特点的基本结构及特点•CPLDCPLD在在PALPAL、、GALGAL基础上发展起来的阵列型高密度基础上发展起来的阵列型高密度PLDPLD；；•CPLDCPLD采用采用COMS EPROM/EEPROMCOMS EPROM/EEPROM和快闪存储器等编程工艺和快闪存储器等编程工艺；；•CPLDCPLD由由可编程逻辑宏（可编程逻辑宏（Logic BlocksLogic Blocks）单元、可编程）单元、可编程I/OI/O单单元、可编程连线阵列元、可编程连线阵列组成。

各个逻辑方块均相似于一个简单组成各个逻辑方块均相似于一个简单的的PLDPLD元件，逻辑方块间的相互关系则由可编程的连线架构，元件，逻辑方块间的相互关系则由可编程的连线架构，将整个逻辑电路合成而成；将整个逻辑电路合成而成；•常见的常见的CPLDCPLD元件元件: :AlteraAltera公司的公司的Max5000Max5000及及Max7000Max7000系列CypressCypress的的Max340Max340及及Flash370Flash370系列等；系列等；•一般来说一般来说CPLDCPLD元件的可逻辑闸数元件的可逻辑闸数(gate count)(gate count)约在约在1000~7000 Gate 1000~7000 Gate 之间 五. CPLD/FPGA的基本结构及特点EDA32•MAX 7000S 支持系统级集成支持系统级集成–采用用于产品测试的边缘扫描测试标准（采用用于产品测试的边缘扫描测试标准（JTAG））–支持产品制造的系统内可编程特性（支持产品制造的系统内可编程特性（ISP））–相同器件系列的引脚纵向兼容相同器件系列的引脚纵向兼容–引脚和结构与最初的引脚和结构与最初的MAX 7000系列兼容系列兼容•所有所有MAX 7000S 器件的增强功能器件的增强功能–6 个输出使能个输出使能–2 个全局时钟个全局时钟–可选的集电极开路输出可选的集电极开路输出–转换速度控制转换速度控制ALTERA MAX 7000SALTERA MAX 7000S系列的特点系列的特点EDA33EDA34MAX 7000S MAX 7000S 系列的系列的内部互连结构内部互连结构Logic Array Block与或阵列与或阵列可编程触发器可编程触发器多路选择器多路选择器可编程连线阵列可编程连线阵列     I/O单元单元三态缓冲器三态缓冲器可编程数据选择器可编程数据选择器输入缓冲器输入缓冲器输入寄存器输入寄存器/锁存锁存器器EDA35PRN全局清零16个个共共享享逻逻辑辑扩扩展展项项清零时钟清零选择寄存器旁路并并联联逻逻辑辑扩扩 展展 项项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2MA38X7000SMA38X7000S 系列的宏单元结构系列的宏单元结构逻辑阵列逻辑阵列QDEN提供提供5个个乘积项乘积项实现组合实现组合逻辑功能逻辑功能可编程触可编程触发器发器EDA362. FPGA2. FPGA 的基本结构与特点•FPGAFPGA的结构特点是基于查找表技术；的结构特点是基于查找表技术；•FPGAFPGA采用一种是基于采用一种是基于SRAMSRAM结构，另一种是反熔丝结构，另一种是反熔丝技术的编程工艺；技术的编程工艺；•AlteraAltera公司的公司的FPGAFPGA组成：组成： 1)31)3种可编程电路种可编程电路 逻辑阵列块逻辑阵列块LABLAB I/O I/O单元单元IOEIOE 快速互连通道快速互连通道Fast TrackFast Track 2)12)1个用于存放编程数据的个用于存放编程数据的SRAMSRAM●  高密度、高密度、SRAM工艺制造，工艺制造，1万～万～2.5万典型门万典型门。

●  功功能能更更强强的的I/O引引脚脚，，每每个个引引脚脚都都是是独独立立的的三三态态门结构，具有可编程的速率控制门结构，具有可编程的速率控制●   嵌入式阵列块（嵌入式阵列块（EAB），），每个每个EAB提供提供2KB●   逻辑单元逻辑单元(LE））采用查找表（采用查找表（LUT））结构●   采用快速通道（采用快速通道（Fast Track））互连布线结构互连布线结构●   实现快速加法器和计数器的专用进位链实现快速加法器和计数器的专用进位链●   实现高速、多输入逻辑函数的专用级连链实现高速、多输入逻辑函数的专用级连链FLEX10K FLEX10K 系列的特点系列的特点EDA38典型门数量典型门数量逻辑单元逻辑单元数数 量量RAM 规模规模逻辑阵列块逻辑阵列块(LAB)嵌入式阵列嵌入式阵列块（块（EAB））30,0001,72824,576 216 650,0002,88040,960 360 10100,0004,9924,99249,15224,576 624 12 250,00012,16081,920 1520 20200,0009,98498,304 1248 24特特 点点EPF10K30EEPF10K50EEPF10K100EEPF10K100BEPF10K250EFLEX 10KE 系列系列EPF10K200EFLEX 10KFLEX 10K系列系列FPGAFPGA结构图结构图...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式嵌入式阵列块阵列块逻辑单逻辑单元元(LE)快速通快速通道互连道互连逻辑阵列逻辑阵列块块(LAB)EDA40实现输入变量很多的逻辑函数实现输入变量很多的逻辑函数连接相邻连接相邻LE，极快的向上进位功能，极快的向上进位功能● FLEX 系列的逻辑单元系列的逻辑单元LE（（8个个LE构成构成LAB））查找表：函数发生器查找表：函数发生器LE 输出输出进位链级联链查找表 (LUT) 清 零 和预置逻辑时钟选择时钟选择进位输入进位输入级联输入级联输入进位进位输出输出级联级联输出输出DATA1DATA2DATA3DATA4CLRNDQLab 控制 2Lab 控制 4Lab 控制 1Lab 控制 3≥1PRNENA至至LAB局部连接局部连接查找表查找表 (LUT)触发器触发器EDA41快速加法器快速加法器, 比较器和计数器比较器和计数器● FLEX 系列的进位链系列的进位链DFF进位输入进位输入( 来自上一个逻辑单元来自上一个逻辑单元 )S1LE1进位链进位链DFFS2LE2A1B1A2B2进位输出进位输出( 到到 LAB中的下一个逻辑单元中的下一个逻辑单元 )进位链进位链查找表查找表LUT查找表查找表LUT● FLEX 系列的级联链系列的级联链性能优越性能优越, 适合扇入大的逻辑功能适合扇入大的逻辑功能“与与”级联链级联链“或或”级联链级联链LUTLUTIN [3..0]IN [4..7]LUTIN [(4n-1)..4(n-1)]LUTLUTIN [3..0]IN [4..7]LUTIN [(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn0.6 ns2.4 ns16位地址译码速度可达位地址译码速度可达 2.4 + 0.6x3=4.2 nsEDA43一系列行和列的连续式布线通道一系列行和列的连续式布线通道●   快速通道互联快速通道互联行快速通道行快速通道4.2ns列快速通道列快速通道2.5ns 逻辑阵逻辑阵列块列块LAB局部快速通道局部快速通道0.5ns 逻辑单元逻辑单元LEEDA44● FLEX 10K 系列的系列的EAB•嵌入式阵列块嵌入式阵列块EAB（（Embbeded Arry Block））•可以配置为存储器或者逻辑函数可以配置为存储器或者逻辑函数1)当存储器使用时：一个当存储器使用时：一个EAB的容量为的容量为2048 bit的的RAM（（256×8、、512×4、、1024×2、、2048×1），可以多个），可以多个EAB组合成规模更大的存储器组合成规模更大的存储器2)实现复杂的逻辑功能。

每个实现复杂的逻辑功能每个EAB相当于相当于100～～300个等效门个等效门•实现存储器或者特殊的逻辑函数比单个的逻辑单元实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更更有效有效LE嵌入式阵列嵌入式阵列逻辑阵列逻辑阵列LELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELEEABEABEABEABEABEDA45EPF10K10/A36,144EPF10K40816,384EPF10K20612,288EPF10K30/A612,288EPF10K50/V1020,480EPF10K70918,432EPF10K100/A1224,576器器 件件 型型 号号EAB数量数量RAM 容量（容量（Bits））不同不同不同不同10K10K系列器件中的系列器件中的系列器件中的系列器件中的EABEAB配置配置配置配置•通过组合通过组合EAB 可以构成更大的模块不需要额外的逻可以构成更大的模块不需要额外的逻辑单元，不引入延迟，辑单元，不引入延迟， EAB 可配置为可配置为4K的存储器的存储器。

256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8EAB 的字长是可配置的的字长是可配置的• EAB的大小灵活可变的大小灵活可变EDA47输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1 数据宽度8,4,2,1地址宽度 8,9,10,11 写使能输入时钟FLEX 10K 系列的系列的EABEDA48•存储器功能存储器功能– 用作同步或者异步用作同步或者异步 RAM– 单端口或者双端口单端口或者双端口 FIFO– RAM 可用来实现动态硬件重配置可用来实现动态硬件重配置EAB的应用的应用•  逻辑功能逻辑功能–  配置时，配置时，EAB是可以预装的是可以预装的          实现一个大的查找表，尤其适用于快速乘法实现一个大的查找表，尤其适用于快速乘法器，器， 状态机和算术逻辑单元等状态机和算术逻辑单元等EDA49FLEX10KE FLEX10KE 系列的特点系列的特点系列的特点系列的特点 FIEX 10KE器件是采用器件是采用0.25  m的五层金的五层金属工艺制造，其核心工作电压为属工艺制造，其核心工作电压为2.5V，，它是它是FLEX 10K的改进型。

的改进型 增加的新特性：增加的新特性：• 双倍RAM的嵌入式阵列块；• 150MHz FIFO性能的双口RAM；• 引脚可选择、有I/O箝位二极管；• 低功耗、1.0mm的BGA封装；• 多电压I/O操作，支持2.5V、3.3V和5V混合电压系统EDA50EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250A10,00020,00030,00040,00050,00070,000100,000130,000250,0006,00012,00012,00016,00020,00018,00024,00032,00040,000存储器容量存储器容量(单位单位: Bit)典型可用门典型可用门EDA51199619971998FLEX 10K-5FLEX 10K-4FLEX 10K-3FLEX 10K-2FLEX 10KA-1性能更高的系统性能更高的系统FLEX 10KE-1FLEX高速性能发展高速性能发展EDA520 02 24 46 68 8101019921992199319931994199419951995199619961997199719981998199919992000200020012001电压电压5.0 V3.3 V2.5 V1.8 V崩溃电压崩溃电压供电电压供电电压工艺改进促使供电电压降低工艺改进促使供电电压降低EDA53FPGA多电压兼容系统多电压兼容系统内核电压 3.3V、2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 输入输出电位标准 VccioVCCINT ：：供内部电路工作和供输入缓冲器的电源；供内部电路工作和供输入缓冲器的电源；    VCCIO    ：：I/O输出驱动器的电源。

输出驱动器的电源EDA54CPLD/FPGA芯片的形状芯片的形状EDA55CPLDCPLD和和FPGAFPGA的差别与特点的差别与特点1. CPLD1. CPLD和和FPGAFPGA的差别的差别•在结构工艺方面在结构工艺方面 1)1)编程工艺不同编程工艺不同 CPLD EEPROMCPLD EEPROM和和FLASH/FPGA SRAMFLASH/FPGA SRAM2)2)逻辑单元不同逻辑单元不同 CPLD CPLD 乘积项乘积项/FPGA /FPGA 查找表查找表3)3)适用不同适用不同 CPLD CPLD 组合逻辑组合逻辑/FPGA /FPGA 时序逻辑时序逻辑•规模和逻辑复杂度不同规模和逻辑复杂度不同 FPGA FPGA 比比CPLD CPLD 复杂度高复杂度高•编程和配置编程和配置CPLD EPROMCPLD EPROM和和FLASH FLASH 编程次数达编程次数达1 1万次，系统断电后信息不丢失万次，系统断电后信息不丢失FPGA SRAM FPGA SRAM 任意次编程，实现快速编程实现板级和系统级的动态配置任意次编程，实现快速编程实现板级和系统级的动态配置（重配置的（重配置的PLDPLD或可重配置硬件）；但系统断电后信息丢失，每次或可重配置硬件）；但系统断电后信息丢失，每次上电需从器件外部存储器重新写入上电需从器件外部存储器重新写入SRAMSRAM•CPLDCPLD的速度要比的速度要比FPGAFPGA快快•CPLDCPLD的的I/OI/O引脚更多，尺寸更小引脚更多，尺寸更小 •CPLDCPLD的功耗要比的功耗要比FPGAFPGA大，大， FPGAFPGA的集成度比的集成度比CPLDCPLD高，具有更复杂的布线高，具有更复杂的布线结构和逻辑实现结构和逻辑实现EDA562. CPLD和FPGA的特点•CPLD更适合完成各种算法与组合逻辑，各种FPGA更适合于完成时序逻辑 。

•CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性•在编程上 FPGA比CPLD具有更大的灵活性 •CPLD比FPGA使用起来更方便 •CPLD的速度比FPGA快,并且具有较大的时间可预测性 •在编程方式上不同•CPLD保密性好，FPGA保密性差 •CPLD可让设备作出调整支持多种协议和标准，并随着协议和标准的改变而改变功能 EDA57CycloneIICycloneII：：CycloneCyclone的下一代产品，的下一代产品，20052005年开始推出，年开始推出，90nm90nm工工艺，艺，1.2V1.2V内核供电，属于低成本内核供电，属于低成本FPGAFPGA，性能和，性能和CycloneCyclone相当，相当，提供了硬件乘法器单元下表是提供了硬件乘法器单元下表是Cyclone IICyclone II系列产品的主要系列产品的主要特性 EDA58六、编程与配置•由于PLD具有在系统编程或配置功能，因此在电路设计之前，就可以把其焊接在印刷电路板（PCB）上，并通过电缆与计算机连接在设计过程中，用下载编程或配置方式来改变PLD的内部逻辑关系，达到设计逻辑电路的目的。

EDA59目前常见的目前常见的PLD的编程和配置工艺包括的编程和配置工艺包括3种种（1）基于电可擦除存储单元的EEPROM或Flash（快闪存储器）技术的编程工艺此工艺的优点是编程后的信息不会因掉电而丢失，但编程次数有限（可达1万次），编程速度不够快CPLD一般使用此技术进行编程2）基于）基于SRAM查找表的编程单元的编程工艺此查找表的编程单元的编程工艺此工艺适于工艺适于SRAM型的型的FPGA，配置次数为无限，在，配置次数为无限，在加电时可随时更改逻辑连接，但掉电后芯片中的加电时可随时更改逻辑连接，但掉电后芯片中的信息会丢失信息会丢失3）基于反熔丝编程单元的编程工艺此工艺适于一次性PLDEDA60ISP编程编程•ISP（In-System Program)编程是当系统上电并正常工作时，计算机就可以通过接口直接对CPLD器件进行编程，器件被编程后立即进入正常工作状态这种编程方式的出现，改变了传统使用编程器的编程方法，为器件的实际应用带来了极大的方便EDA611、下载电缆ByteBlaster的使用•CPLD的编程可以使用专用的编程器，也可以使用下载电缆例如，用Altera公司的ByteBlaster并行下载电缆，一端通过并口与PC机相连，另一端与PCB板插口相连，在EDA工具软件的控制下，就可以对Altera公司的多种CPLD进行编程或对FPGA进行配置。

该电缆的构成为：与PC并口相连的25针插座，与PCB相连的10针插头和25针到10针的变换电路EDA622、用JTAG模式对CPLD器件编程•用JTAG模式将EDA工具生成的*.POF文件下载到CPLD器件EDA633、FPGA的配置•配置 将*.SOF文件下载到FPGA器件•当FPGA器件正常工作时，它的配置数据存储在SRAM中，由于SRAM的易失性，每次加电时，配置数据都必须重新加载•配置方式1.被动配置方式(PS模式）用外部计算机控制对FPGA片内SRAM进行配置2.主动配置方式 FPGA上电后，由配置器引导配置，自动将配置数据从外围存储芯片中获去到SRAM中，实现内部结构映射EDA64 3. FPGA3. FPGA配置芯片配置芯片 配置配置EEPROMEEPROM用于配置用于配置SRAMSRAM工艺工艺FPGAFPGA的的EEPROMEEPROM，，EPC2EPC2以上的芯以上的芯片可以用电缆多次擦写下表是片可以用电缆多次擦写下表是FPGAFPGA配置芯片（配置芯片（P136P136表表5.6.25.6.2 ））EDA65 CycloneCyclone专用配置器件专用配置器件, , 专门用于配置专门用于配置CycloneCyclone器件器件的的EEPROMEEPROM，可以用，可以用ByteblasterIIByteblasterII改写，电压为改写，电压为3.3V3.3V。

下表是专门用于配置下表是专门用于配置CycloneCyclone器件的器件的EEPROM EEPROM 。