计算机组成原理课件-CPU.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,计算机组成原理,Slide,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,二级,三级,四级,五级,*,第,5,章,中央处理器,计算机组成原理,第5章 中央处理器计算机组成原理,1,本章主要内容,CPU,的功能和组成,控制器控制原理,指令周期,（）,时序产生器和控制方式,硬布线控制器,微程序控制器,（）,流水线处理器,2,本章主要内容CPU的功能和组成2,5.1 CPU,的功能和组成,CPU,的功能,CPU,的组成,CPU,中的主要寄存器,操作控制器,时序产生器,3,5.1 CPU的功能和组成CPU的功能3,CPU,的基本功能,取出指令并执行指令的部件,CPU,CPU,（,Central Processing Unit,）,数据加工：算术,/,逻辑运算；（,ALU,）,指令控制：,指令执行的顺序控制,;,（,PC,，,JMP,）,操作控制,:,产生各种操作信号,;,（,微操作信号,）,时间控制,:,控制操作信号的发生时间,;,（,时序信号发生器,）,包括控制器（,CU,）和运算器（,ALU,）,4,CPU的基本功能取出指令并执行指令的部件CPU4,CPU,的组成,运算器,算术运算,/,逻辑运算,控制器：,指挥计算机各部件按指令要求进行操作的部件,控制取出、解释和执行指令,从内存中取指，并提供下一条指令地址,对指令进行译码,/,测试,产生相应的操作控制信号,产生执行部件的运行所需要的控制信号,指挥并控制,CPU,内存和,I/O,设备之间的数据传送,存储器与控制器之间的信息流动,指令流；,存储器与运算器之间的信息流动,数据流。

中断控制,对异常情况和外部请求的处理,5,CPU的组成运算器5,典型计算机主机框图,6,典型计算机主机框图 6,CPU,中的主要寄存器,PC,程序计数器：,Program Counter,AR,地址寄存器：,Address Register,DR,数据,缓冲寄存器：,Data Register,IR,指令寄存器：,Instruction Register,AC,累加寄存器：,Accumulate Count,PSW,程序状态字：,Program Status Word,7,CPU中的主要寄存器PC程序计数器：Program Cou,控制器基本组成,PC(Program Counter)-,程序计数器,IR(Instruction Register)-,指令寄存器,ID(Instruction Decoder)-,指令译码器,OC(Operate Controller)-,操作控制器,TG(Timer Generator)-,时序发生器,8,控制器基本组成PC(Program Counter)-,指令译码器？,对指令进行分段（操作码、地址码）译码，指出指令的操作方式、寻址方式,为操作控制器提供输入信号,9,指令译码器？对指令进行分段（操作码、地址码）译码，指出指令的,操作控制器？,根据指令操作码和地址码、时序信号,产生各种控制信号序列,建立正确的,数据通路,从而完成取指令和执行指令的控制。

硬布线控制器,(,时序逻辑型,)(,硬件实现,),微程序控制器,(,存储程序型,)(,软件实现,),数据通路,执行部件间（寄存器）传送信息的通路10,操作控制器？根据指令操作码和地址码、时序信号,产生各种控制信,时序产生器？,产生各种时序信号,(,电位,脉冲,),；,对各种操作实施时间上的控制11,时序产生器？产生各种时序信号(电位,脉冲)；11,ALU,运算器结构,PSW,AX,BX,CX,DX,DR,左路开关选择,右路开关选择,数据总线,DBUS,移位器,操作数,X,操作数,Y,CLA,ADD 30,STA 40,NOP,JMP 21,000 004,000 006,20,21,22,23,24,30,40,ALU运算器结构PSWAXBXCXDXDR左路开关选择右路开,CLA,ADD 30,STA 40,NOP,JMP 21,000 004,000 006,20,21,22,23,24,30,40,ALU,ADD AX,BX,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线,DBUS,移位器,操作数,X,操作数,Y,AX=6,CLAADD 30STA 40NO,CLA,ADD 30,STA 40,NOP,JMP 21,000 004,000 006,20,21,22,23,24,30,40,ALU,ADD AX,30,PSW,AX=2,BX=4,CX,DX,DR,左路开关选择,右路开关选择,数据总线,DBUS,移位器,操作数,X,操作数,Y,AX=6,DR=4,CLAADD 30STA 40NO,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,指令译码器,000 000,程序计数器,PC,AR,地址寄存器,AR,DR,缓冲寄存器,DR,AC,累加器,AC,IR,指令寄存器,IR,操作控制器,OC,时序产生器,TG,执行指令控制,地址总线,ABUS,数据总线,DBUS,CPU,基本结构,PSW,PSW,CPU,CLAADD 30STA 40NO,主机基本组成,主机基本组成,本章主要内容,CPU,的功能和组成,控制器控制原理,指令周期（）,时序产生器和控制方式,硬布线控制器,微程序控制器,（）,流水线处理器,17,本章主要内容CPU的功能和组成17,5.2,指令周期（）,指令周期基本概念,CLA,指令周期,ADD,指令周期,STA,指令周期,NOP,指令周期,JMP,指令周期,18,5.2 指令周期（）指令周期基本概念18,指令周期基本概念,时钟周期：,T,节拍脉冲,CPU,周期：机器周期，从内存读出一条指令的最短时间,指令周期：从内存取一条指令并执行该指令所用的时间。

由若干个,CPU,周期组成，,一个,CPU,周期又包含若干个时钟周期（节拍脉冲）,T,周期,T,1,T,2,T,3,T,4,T,1,T,2,T,3,T,4,机器周期（取指令）,指令周期,机器周期,（执行指令,）,将指令周期划分为若干个相对独立的操作阶段例如：取指令周期（,IF,），取（源、目的）操作数周期（,SOF,、,DOF,），执行周期（,EXE,）等19,指令周期基本概念时钟周期：T,节拍脉冲T周期T1T2T3T4,指令周期基本概念（）,取指令周期,取操作数周期（可无）,执行周期,取指令,PC+1,执行指令,开始,20,指令周期基本概念（）取指令周期取指令执行指令开始20,典型指令,程序：,助记符 机器指令 地址,CLA 250 000 020,ADD 30 030 030 021,STA 40 020 040 022,NOP 000 000 023,JMP 21 140 021 024,数,000 006 030,据,000 040 031,和数,040,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,21,典型指令程序：CLAADD 30STA,CLA,指令周期,取指令,PC+1,指令译码,执行指令,取下条,指令,PC+1,取指令阶段,执行指令阶段,1,个,CPU,周期,1,个,CPU,周期,开始,将累加器,AC,清,0,22,CLA指令周期 取指令指令译码执行指令取下条取指令阶段执行指,DR,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,AC,000 020,AR,CLA,IR,指令译码器,操作控制器,时序产生器,程序计数器,PC,地址寄存器,AR,缓冲寄存器,DR,累加器,AC,指令寄存器,IR,执行指令控制,地址总线,ABUS,数据总线,DBUS,000 020,CLA,000000000,CLA,指令,000 021,+1,PCARABUSRAM,DBUSDRIR,PC+1,DRCLAADD 30STA 40,CLA,执行过程的操作,PC,AR,PC+1,PC,AR,ABUSRAMDBUSDR,DRIR,0,AC,24,CLA执行过程的操作PCAR24,ADD,指令周期,取指令,PC+1,指令译码,取操作数,取下条,指令,PC+1,取指令阶段,1,个,CPU,周期,1,个,CPU,周期,开始,送操作数,地址,执行指令阶段,1,个,CPU,周期,执行,加法操作,ADD 30,；,(AC)+(30),AC,取操作数周期,25,ADD指令周期取指令指令译码取操作数取下条取指令阶段1个CP,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 020,ADD 30,CLA,指令译码器,操作控制器,时序产生器,程序计数器,PC,地址寄存器,AR,缓冲寄存器,DR,累加器,AC,指令寄存器,IR,执行指令控制,地址总线,ABUS,数据总线,DBUS,000 021,ADD 30,000000000,ADD,指令,000 022,+1,PCARABUSRAM,DBUSDRIR,PC+1,CLACLAADD 30STA 4,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 021,ADD 30,CLA,指令译码器,操作控制器,时序产生器,程序计数器,PC,地址寄存器,AR,缓冲寄存器,DR,累加器,AC,指令寄存器,IR,执行指令控制,地址总线,ABUS,数据总线,DBUS,000 030,ADD 30,000000000,ADD,指令,000 022,+1,000 006,IRARABUSRAM,DBUSDRALU,ALUAC,006,CLACLAADD 30STA,ADD,执行过程的操作,PC,AR,PC+1,PC,AR,ABUSRAMDBUSDR,DRIR,IR(A),AR,ABUS,RAM,DBUSDRALU,ALUAC,DR+ACAC,28,ADD执行过程的操作PCAR28,STA,指令周期,取指令,PC+1,指令译码,送操作数,取下条,指令,PC+1,取指令阶段,1,个,CPU,周期,1,个,CPU,周期,开始,送操作数,地址,执行指令阶段,1,个,CPU,周期,执行,写存操作,STA 40;,（,AC,）（,40,）,29,STA 指令周期取指令指令译码送操作数取下条取指令阶段1个C,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 021,000 030,ADD 30,CLA,指令译码器,操作控制器,时序产生器,程序计数器,PC,地址寄存器,AR,缓冲寄存器,DR,累加器,AC,指令寄存器,IR,执行指令控制,地址总线,ABUS,数据总线,DBUS,000 040,STA 40,STA,指令,000 023,+1,000 004,000 006,000 006,000 006,IR(A)ARABUS,ACDR,DRDBUSRAM,CLACLAADD 30STA,STA,执行过程的操作,PC,AR,PC+1,PC,AR,ABUSRAMDBUSDR,DRIR,IR(A),AR,ABUS,ACDR,DRDBUSRAM,31,STA执行过程的操作PCAR31,NOP,指令周期,取指令,PC+1,指令译码,空操作,等待,一个周期,取下条,指令,PC+1,取指令阶段,执行指令阶段,1,个,CPU,周期,1,个,CPU,周期,开始,32,NOP指令周期取指令指令译码空操作取下条取指令阶段执行指令阶,JMP 21,指令周期,取指令,PC+1,指令译码,送,转移地址,取下条,指令,PC+1,取指令阶段,执行指令阶段,1,个,CPU,周期,1,个,CPU,周期,开始,33,JMP 21指令周期取指令指令译码送取下条取指令阶段执行指令,CLA,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 004,20,21,22,23,24,30,40,ALU,000 025,000 024,JMP 21,CLA,指令译码器,操作控制器,时序产生器,程序计数器,PC,地址寄存器,AR,缓冲寄存器,DR,累加器,AC,指令寄存器,IR,执行指令控制,地址总线,ABUS,数据总线,DBUS,000 021,JMP 21,JMP 21,指令,000 021,+1,000 006,000 006,000 022,IRPC,Next command,CLACLAADD 30STA,JMP,执行过程中的操作,PC,AR,PC+1,PC,AR,ABUSRAMDBUSDR,DRIR,IR(A),PC,Next command,35,JMP执行过程中的操作PCAR35,方框图语言,在进行计算机设计时，可以采用,方框图语言,来表示一条指令的指令周期。

方框：,代表一个,CPU,周期，方框中的内容表示数据通路的,操作或某种控制操作,菱形：,通常用来表示某种,判别或测试,，在时间上它依附于,紧接它的前面一个方框的,CPU,周期，而不单独占用,一个,CPU,周期36,方框图语言 在进行计算机设计时，可以采用方框图语言来表示一,方框图表示,0AC,IR(A)AR,IR(A)AR,IR(A)PC,ARRAM,ACDR,DRDBUS,CLA,ADD,STA,JMP,NOP,取指令,执行指令,下一条指令,译码测试,公操作,PCARRAM,DBUSDRIR,PC+1,ARRAM,DBUSDR,DRALU,DR+ACAC,方框图表示0ACIR(A)ARIR(A)ARIR(A),例,(1),“,ADD R2,，,R0,”,指令完成,(R0)+(R2)R0,的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入,PC,中2),“,SUB R1,，,R3,”,指令完成,(R3)-(R1)R3,的操作，画出其指令期流程图，并列出相应的微操作控制信号序列38,例(1)“ADD R2，R0”指令完成(R0)+(R2)R,PC-AR,M-DR,DR-IR,R2-Y,R0-X,R0+R2-R0,PC-AR,M-DR,DR-IR,R3-Y,R1-X,R3-R1-R3,取指操作,取指操作,39,PC-ARM-DRDR-IRR2-YR0-XR0+,公操作,一条指令执行完后，,CPU,所进行的一些操作,。

对外设请求的处理（中断，通道）,若无外设请求的处理，,CPU,则转而取下条指令由于取指令是每条指令都有的，所以，取指令也是公操作40,公操作一条指令执行完后，CPU所进行的一些操作40,其他指令,LAD R0,，（,80,）,ADD R0,，（,81,）,JO 75,STA,（,R1,），,R0,HALT,41,其他指令LAD R0，（80）41,主机基本组成,主机基本组成,取指控制信号,PCAR,PCBUS,LDAR,取指控制信号PCARPCBUS,取指控制信号,READ MEM,ARABUS,RD,LDDR,取指控制信号READ MEMARABUS,取指控制信号,DRBUS,LDIR,DRIR,取指控制信号DRBUSDRIR,执行指令过程,ADD R0,，（,81,）,执行指令过程 ADD R0，（81）,执行指令过程,ADD R0,，（,81,）,执行指令过程 ADD R0，（81）,执行指令过程,LAD R0,，（,80,）,执行指令过程LAD R0，（80）,执行指令过程,JO 75,执行指令过程JO 75,执行指令过程,STA,（,R1,），,R0,执行指令过程STA（R1），R0,计算机组成原理课件-CPU,IR,IR,i,PC,AR,R,0,R,1,R,2,R,3,M,DR,X,G,Y,PC,i,AR,i,DR,i,IR,o,PC,o,AR,o,RW,DR,o,R0,o,R0,i,R3,o,R3,i,X,i,Y,i,A,总线,B,总线,A,L,U,+,-,双总线结构机器的数据通路,IRIRiPCARR0R1R2R3MDRXGYPCiARiD,IR,IR,i,PC,AR,R,0,R,1,R,2,R,3,M,DR,X,Y,PC,i,AR,i,DR,i,IR,o,PC,o,AR,o,RW,DR,o,R0,o,R0,i,R3,o,R3,i,X,i,Y,i,A,总线,B,总线,A,L,U,+,-,执行指令,G,ADD R0,R2,IRIRiPCARR0R1R2R3MDRXYPCiARiDR,IR,IR,i,PC,AR,R,0,R,1,R,2,R,3,M,DR,X,Y,PC,i,AR,i,DR,i,IR,o,PC,o,AR,o,RW,DR,o,R0,o,R0,i,R3,o,R3,i,X,i,Y,i,G,A,总线,B,总线,A,L,U,+,-,单总线结构机器,IRIRiPCARR0R1R2R3MDRXYPCiARiDR,IR,IR,PC,AR,R,0,R,1,R,2,R,3,M,DR,X,Y,PC,AR,DR,RW,R0,R3,X,Y,A,总线,+,-,单总线结构机器,操,作,控,制,器,A,L,U,IRIRPCARR0R1R2R3MDRXYPCARDRRWR,取指,周期,T3,周期,T4,周期,T2,周期,T1,执行,PCAR,译码测试,MDR,DRIR,R2Y,R0X,R0+R2R0,PC,o,G,AR,i,RW=R,DR,o,G,IR,i,R2,o,G,Y,i,R0,o,G,X,i,+,G,R0,i,CPU,周期,取指周期T3周期T4周期T2周期T1执行PCAR译码测试M,控制方式,同步控制方式,已定的指令在执行时所需的机器周期数,和时钟周期数都是固定不变的。

异步控制方式,：,每条指令或操作控制信号需要多少时间,就占用多少时间联合控制方式,57,控制方式 同步控制方式 57,本章主要内容,CPU,的功能和组成,控制器控制原理,指令周期（）,时序产生器和控制方式,硬布线控制器,微程序控制器,（）,流水线处理器,58,本章主要内容CPU的功能和组成58,指令周期基本概念,时钟周期：,T,节拍脉冲,CPU,周期：,机器周期，从内存读出一条指令的最短时间,指令周期：,从内存取出一条指令并执行该指令所用的时间由若干个,CPU,周期组成一个,CPU,周期又包含若干个时钟周期（节拍脉冲）,T,周期,T,1,T,2,T,3,T,4,T,1,T,2,T,3,T,4,机器周期（取指令）,指令周期,机器周期,（执行指令,）,59,指令周期基本概念时钟周期：T,节拍脉冲T周期T1T2T3T4,指令周期,指令周期是指取指令、分析指令到执行完该指令所需的全部时间指令周期不尽相同：各种指令的操作功能不同，有的简单，有的复杂60,指令周期 指令周期是指取指令、分析指令到执行完该指令所需的全,机器周期,机器周期通常,又称,CPU,周期,，通常把一条指令划分为若干个机器周期，每个机器周期完成一个基本操作。

一般的,CPU,周期有：取指周期、取数周期、执行周期、中断周期等所以有：,指令周期,=i,机器周期,一般情况下，一条指令所需的最短时间为两个机器周期：,取指周期和执行周期,61,机器周期 机器周期通常又称CPU周期，通常把一条指令划分为若,节拍,一个机器周期内，要完成若干个微操作,;,有的微操作可以同时执行，有的需要按先后次序串行执行,;,把,一个机器周期分为若干个相等的时间段,，每一个时间段对应一个电位信号，称为,节拍电位信号,节拍的宽度取决于,CPU,完成一次基本操作的时间，如：,CPU,完成一次正确的运算；寄存器间的一次传送等62,节拍一个机器周期内，要完成若干个微操作;62,工作脉冲,在节拍中执行的有些操作需要同步定时脉冲,如：将稳定的运算结果打入寄存器，又如周期状态切换等,节拍内设置一个或几个,工作脉冲,，作为各种同步脉冲的来源；,工作脉冲的宽度只占节拍电位宽度的,1/n,，并处于节拍的末尾,（,只要能保证所有触发器都可靠、稳定地翻转就可以了）,多个脉冲的节拍常见于某些小型计算机中；,在只设置机器周期和时钟周期的微型机中，一般不再设置工作脉冲（因为时钟周期既可以作为电位信号，其前后沿又可以作为脉冲触发信号）,63,工作脉冲在节拍中执行的有些操作需要同步定时脉冲63,附：三级时序,CPU,周期（机器周期）,将指令周期划分为若干个相对独立的操作阶段，称为,CPU,周期。

节拍电位,CPU,周期包括若干个完成微操作的节拍电位节拍脉冲,与节拍电位相配合完成数据加工与传送64,附：三级时序CPU周期（机器周期）64,小型机的三级时序,典型机器三级的时序体制,说明：,FETCH,取指周期,W,0,，,W,1,节拍,m,工作脉冲,m,*,预置脉冲,m,RC,外设工作脉冲,微型机与小型机不同，常采用两级时序系统,，此时节拍就是脉冲，被称之为时钟周期或,T,状态，为计时最小单位W,0,FETCH,m,RC,W,1,m,*,m,65,小型机的三级时序典型机器三级的时序体制说明：FETCH取指,时序发生器,-1,时序信号的作用和体制,作用：为计算机各部分的协调工作提供时序标志体制,:,电位,-,脉冲制,Q Q,CP D,66,时序发生器-1 时序信号的作用和体制作用：为计算机各部分的协,电位,-,脉冲制,电位,-,脉冲制是时序信号最基本的体制当实现寄存器之间的数据传送时，数据必须以,电位,形式加在触发器的数据输入端，而数据输入的控制信号可选用脉冲数据必须先送到触发器的数据输入端，并且,表示数据的电位一定要保持在控制脉冲的作用下被触发器记忆为止，这段时间较长，所以数据需要用电位表示。

而输入脉冲的时间宽度只需要保证数据从触发器的输入端稳定在输出端的时间67,电位-脉冲制电位-脉冲制是时序信号最基本的体制67,时序发生器,-2,三级时序系统的组成,CPU,周,期信号,发生器,三级时序系统组成框图,取指周期,晶 振,S,启动,取数周期,执行周期,节拍周,期信号,发生器,T,1,T,2,T,n,节拍脉冲信号,发生器,P,1,P,2,P,n,R,Q,停止,68,时序发生器-2三级时序系统的组成 CPU周三级时序系统组成框,CPU,周期信号发生器：产生,CPU,周期信号,通常，机器运行期间，任一个时刻仅处于一个,CPU,周期状态节拍周期信号发生器：产生节拍电位,T1,T4,在定长,CPU,周期中，每个,CPU,周期含有相同的节拍电位数,节拍脉冲信号发生器：产生节拍脉冲信号,P1,P4.,*,节拍电位和节拍脉冲时间关系固定下图中，每个节拍电位包含一个脉冲时间利用率高，控制较复杂,69,CPU周期信号发生器：产生CPU周期信号时间利用率高，控制,时序产生器,时钟脉冲,70,时序产生器时钟脉冲70,时序发生器,-,3,组成与原理,启停控制逻辑,启动,节拍脉冲和读,/,写时序产生逻辑,脉冲发生器,时钟源,停机,RD,WE,T,1,T,2,T,3,T,4,RD,WE,RD,0,WE,0,T,1,0,T,2,0,T,3,0,T,4,0,71,时序发生器-3 组成与原理 启停控制逻辑 启动 节拍脉冲和读,时钟源,为环形脉冲发生器,提供频率稳定且电平匹配的方波时钟脉冲信号,；,通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成,假定此时时钟源输出,50MHz,（脉冲周期,20ns,）的时钟信号。

72,时钟源为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信,环形脉冲发生器,产生一组有序的间隔相等或不等的脉冲序列,，通常采用循环移位寄存器形式由循环移位寄存器和译码器组成,73,环形脉冲发生器产生一组有序的间隔相等或不等的脉冲序列，通常采,环形脉冲发生器与译码逻辑,&,脉冲时钟源,RD,T,4,0,T,1,0,RD,0,T,2,0,T,3,0,WE,0,WE,R,5V,S,CLR,&,&,&,&,&,Q,D,Q,C,1,3,2,Q,D,Q,C,4,Q,D,Q,C,3,1,f,f,Q,D,Q,C,2,f,74,环形脉冲发生器与译码逻辑&脉冲时钟源 RD T4 0 T,电路说明,4,个触发器输入输出串联构成循环移位电路,D,触发器,R/S,端分别为,Reset,和,Set,C1 C2 C3,时钟信号为上跳沿,C4,时钟信号为下跳沿,75,电路说明4个触发器输入输出串联构成循环移位电路75,循环移位寄存器工作过程：,总清信号,CLR*,使,C4,置,1,，打开与非门,3,1,上升边经与非门,3,反相将,C1,C3,清,“,0,”,1*,上升边使,C4,打入,0,，关闭与非门,3,2*,的下降边即,2,的上升边使,C1,C3,打入,100,。

同理,3,4,使,C1,C3,打入,110,和,111,当,C3=1,时，,4*,使,C4=1,，,5,又使,C1,C3,清,0,在,6,时又重复,2,开始的过程76,循环移位寄存器工作过程：总清信号CLR*使C4置1，打开与,脉冲时钟源,R,5V,S,CLR,Q,D,Q,C,1,3,2,Q,D,Q,C,4,Q,D,Q,C,3,1,f,f,Q,D,Q,C,2,0,0,0,1,上跳沿,1,1,1,1,下跳沿,1,1,1,0,上跳沿,0,1,1,0,上跳沿,0,0,1,0,上跳沿,0,0,0,0,下跳沿,0,0,0,1,CLR,上跳沿,C3,C2,C1,C4,f,f,C,4,只有在下降延变化，,C,1-3,只有在上升沿变化,C,4,为,0,时 与门,2,通，,3,不通；否则，相反,2,通时，,C,1-3,状态迁移,脉冲时钟源 R 5VSCLRQ D Q C1 3 2 Q,节拍脉冲和读,/,写时序的译码,假设一个,CPU,周期中包括,4,个等间隔的节拍信号,T,1,0,T,4,0,节拍译码逻辑：,T,1,0,=C,1,C,2,，,T,2,0,=C,2,C,3,T,3,0,=C,3,，,T,4,0,=C,1,机器运行时，由,T,1,0,T,4,0,产生,T,1,T,4,。

78,节拍脉冲和读/写时序的译码假设一个CPU周期中包括4个等间隔,节拍脉冲和读,/,写时序的译码,假设一个节拍含一个节拍脉冲,节拍脉冲译码逻辑：,P,1,=T,1,，,P,2,=T,2,，,P,3,=T,3,，,P,4,=T,4,，,79,节拍脉冲和读/写时序的译码假设一个节拍含一个节拍脉冲 79,计算机组成原理课件-CPU,时钟源频率,50MHz,，周期,T=20ns,，脉冲宽度为,10ns,1,2,3,4,5,6,7,8,9,10,C,4,C,1,C,2,C,3,T,4,T,3,T,2,T,1,CPU,周期,CPU,周期与节拍电位的关系图,时钟源频率50MHz，周期T=20ns，脉冲宽度为10ns启停控制逻辑,启停控制逻辑用来,控制原始节拍脉冲,T,1,0,T,4,0,的输出，产生,CPU,工作所需的节拍脉冲,T,1,T,4,同理，对读,/,写时序逻辑也要加以控制82,启停控制逻辑启停控制逻辑用来控制原始节拍脉冲T10 T40,对启停电路的要求,计算机的启动和停机是随机的，要求,计算机启动时，,一定要从第一个节拍脉冲的前沿开始工作；,在停机时，一定要在第四个节拍脉冲后沿结束后关闭时序产生器；,要求第一个脉冲和最末一个脉冲是完整的脉冲。

83,对启停电路的要求计算机的启动和停机是随机的，要求83,启停控制逻辑,T,1,Q,D,C,r,Q,R,启动,停机,CLR,&,T,4,&,T,4,0,T,1,0,RD,&,RD,0,T,3,&,T,3,0,WE,&,WE,0,T,2,&,T,2,0,T,4,0,&,&,运行标志触发器,Cr,RS,触发器,84,启停控制逻辑 T1 Q D Cr Q R 启动 停机 CL,启停电路说明,运行标志触发器,Cr,Cr=0,封锁原始信号,Cr=1,使上述原始信号变为,CPU,所需的时序信号,总清信号,CLR*,使,Cr=0,启动：,启动信号为低电平时，在,T,4,0,*,的后沿把,Cr,打入,1,；,停机：,停机信号为低电平时，在,T,4,0,*,的后沿把,Cr,打入,0,85,启停电路说明运行标志触发器Cr85,LDAR,RD M,LDDR,LDIR,PC+1,T,1,T,2,T,3,T,4,CPU,周期,取指,执行,CPU,周期,时序图,状态周期电位,节拍电位,节拍脉冲,T1T2T3T4CPU周期取指执行CPU周期时序图状态周期,LDAR,RD M,LDDR,LDIR,PC+1,T,1,T,2,T,3,T,4,CPU,周期,取指,CPU,周期,状态周期电位,节拍电位,节拍脉冲,LDAR,RD M,LDDR,LDIR PC+1,T1T2T3T4CPU周期取指CPU周期状态周期电位节拍电,LDAR,RD M,LDDR,LDIR,PC+1,T,2,T,3,T,4,CPU,周期,取指,T,1,CPU,周期,状态周期电位,节拍电位,节拍脉冲,LDAR,LDAR=lDAR*T,1,RD=RD*T,2,T2T3T4CPU周期取指T1CPU周期状态周期电位节拍电,LDAR,RD M,LDDR,LDIR,PC+1,CPU,周期,取指,CPU,周期,状态周期电位,节拍脉冲,LDAR,RD M,LDDR,LDIR PC+1,LDAR,RD,LDDR,LDIR,CPU周期取指CPU周期状态周期电位节拍脉冲LDARRD,控制器基本控制方式,控制方式：,形成控制不同操作序列的时序信号的方法,三种基本控制方式：,同步控制方式,异步控制方式,联合控制方式,90,控制器基本控制方式 控制方式：形成控制不同操作序列的时序信号,同步控制方式,每一步操作均由统一的时序信号来控制,特点：具有统一的时钟信号,对指令周期的控制：,定长指令周期,不定长指令周期、定长,CPU,周期,变长,CPU,周期、定长节拍电位,含义：每条指令含有相同的,CPU,周期数，每个,CPU,周期含有相同的节拍电位。

特点：时序简单，但时间利用率低,含义：按指令需要确定,CPU,周期，但每个,CPU,周期时间相同,特点：时间利用率较高,含义：指令周期和,CPU,周期不固定，但,CPU,周期含有的节拍电位按需要确定,特点：时间利用率高，但控制电路复杂,91,同步控制方式 每一步操作均由统一的时序信号来控制含义：每条指,异步控制方式,按实际需要确定每条指令，每个操作所需要的时间，称为异步控制方式做法：由前一微操作执行完毕时产生的,“,结束,”,信号作为下一微操作的,“,起始,”,信号特点：时间利用率高，但控制结构复杂，用器件多92,异步控制方式 按实际需要确定每条指令，每个操作所需要的时间，,联合控制方式,是同步和异步控制方式的结合将各种指令可公共起来的微操作安排在固定的周期、节拍中，对难以公共的微操作信号，则以执行部件的,“,回答,”,信号作为本次操作的结束，部分统一，部分区别对待93,联合控制方式 是同步和异步控制方式的结合93,本章主要内容,CPU,的功能和组成,控制器控制原理,指令周期（）,时序产生器和控制方式,硬布线控制器,微程序控制器（）,流水线处理器,94,本章主要内容CPU的功能和组成94,硬布线控制器,Hardwired control,-,基本原理,由门电路和触发器构成的复杂树形网络，用以产生执行指令的一系列微操作信号；,组成器件：,门电路，触发器,将控制器看成产生固定时序控制信号的逻辑电路,输入信号：指令系统，时序信号，反馈信号,输出信号：计算机所需要的所有的控制信号,设计目标：,用最少的元件，取得最高速度。

理论基础：,布尔代数95,硬布线控制器Hardwired control-基本原理由,硬布线控制器,(,组合逻辑控制器,),组合逻辑线路,指令,译码,器,节拍电位,/,脉冲发生器,微操作控制信号,指令寄存器,IR,结果反馈信息,M,1,M,i,T,1,T,k,I,1,I,m,C,1,C,n,B,1,B,j,启动,/,停止,时钟,/,复位,96,硬布线控制器(组合逻辑控制器)组合逻辑线路指令节拍电位/脉冲,组合逻辑线路的输入信号,指令译码器的输出,:,I,m,不同指令操作码和寻址方式决定应执行的微操作时序产生器输出的节拍电位,/,节拍脉冲,:,M,i,，,T,k,使微操作信号按时序要求产生结果的反馈信息,:,B,j,条件码（如,N,、,V,、,C,、,Z,等）影响指令，不同状态条件而产生不同的执行结果，即需不同的微操作信号97,组合逻辑线路的输入信号指令译码器的输出:Im97,0AC,IRAR,IRAR,IRPC,PCAR,RD,DBUSDR,DRALU,DR+ACAC,RD,ACDR,DRDBUS,CLA,ADD,LDA,JMP,NOP,取指令,公操作,启动,M,1,M,2,M,3,LDAR T,1,RD T,2,LDDR T,3,LDIR T,4,PC,AR,RAM,DBUSDRIR,PC+1,0ACIRARIRARIRPCRDRDCLAADDL,组合逻辑线路的输出信号,微操作控制信号的函数表达式：,C=,(I,m,M,i,T,k,B,j,),例：读主存信号,C,3,-,(RD),取指令在,M,1,被激活,或,LDA ADD AND M,3,C3=M,1,+M,3,（,LDA+ADD+AND,）,C3=,T,2,M,1,+,T,1,M,3,（,LDA+ADD+AND,）,想想全加器的设计？,99,组合逻辑线路的输出信号微操作控制信号的函数表达式：想想全加器,硬布线控制器基本原理,微操作控制信号的函数表达式：,100,硬布线控制器基本原理微操作控制信号的函数表达式：10,组合逻辑控制器的设计步骤,根据,CPU,的结构,画出所有指令操作流程图；,找出产生同一微操作控制信号的条件,编排指令操作时间表；,即把指令操作流程图中的微操作落实到不同的,CPU,周期和节拍中。

综合、化简微操作逻辑式，并画出逻辑控制电路,写出各微操作控制信号的布尔表达式；,化简各表达式；,利用电路或门阵列实现,101,组合逻辑控制器的设计步骤 根据CPU的结构,画出所有指令操作,硬布线控制器特点,组成的网络复杂；,无规则；,设计和调试困难；,不可改变指令系统和指令功能,适用于,VLSI,速度快,102,硬布线控制器特点组成的网络复杂；102,本章主要内容,CPU,的功能和组成,控制器控制原理,指令周期（）,时序产生器和控制方式,硬布线控制器,微程序控制器（）,流水线处理器,103,本章主要内容CPU的功能和组成103,微程序控制器的基本原理,指令执行的,阶段性：取指令，分析指令，执行指令等；,将所需,微操作信号,以,二进制编码形式存入存储器；,按序依次,读出执行，即可实现指令的功能104,微程序控制器的基本原理 指令执行的阶段性：取指令，分析指令，,基本概念,微命令和微操作,控制部件与执行部件,二者通过控制线，反馈线联系,微命令,控制部件,（如,CU,）,通过控制线向执行部件,（如,ALU,、,M,、,GRS,等）,发出的各种控制命令,.,微操作,执行部件接受微命令后进行的操作。

105,基本概念微命令和微操作 控制部件与执行部件105,基本概念,微命令和微操作,打开或者关闭控制门的控制信号为,微命令,微命令是控制信号最小，最基本的单位,微命令带来的执行部件的动作称为,微操作,互斥性微命令：,不能同时实现的微命令,例如：,+,、,-,、,M,相容性微命令,可能同时出现的微命令,106,基本概念微命令和微操作打开或者关闭控制门的控制信号为微命令,基本概念,微指令和微程序,微指令,在一个,CPU,周期中，一组实现一定操作功能的微命令的组合微程序,由若干条微指令组成的、用以实现指令功能的程序,107,基本概念微指令和微程序微指令在一个CPU周期中，一组实,微指令的基本格式,操作控制,字段用于产生微命令顺序控制,字段用于确定下一条微指令地址P,字段,下址字段,操作控制,顺序控制,108,微指令的基本格式 P字段下址字段操作控制顺序控制108,微指令基本格式举例,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,PC,BUS,DR,DR,(D),BUS,109,微指令基本格式举例 1 2 3 4 5 6 7 8 9 10,微程序控制概念,microprogramming control,一条指令的处理包含许多,微操作序列,这些操作可以归结为信息传递、运算,将这些操作所需要的控制信号以多条,微指令,表示,执行一条微指令就给出,一组微操作控制信号,执行一条指令也就是执行一段由多条微指令组成的微程序,110,微程序控制概念microprogramming contro,微指令基本格式,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,PC,BUS,DR,DR,(D),BUS,111,微指令基本格式 1 2 3 4 5 6 7 8 9 10 1,微程序控制概念,将指令系统功能实现所需的控制信号以微指令为单位存储。

微指令中的每一位对应一根控制信号线,每条指令对应一段微程序,微程序由若干条微指令构成,机器执行指令时逐条取出微指令执行，使得相应部件执行规定的操作，执行完微程序，也就给出了,该指令所需要的全部控制信号,，从而完成一条指令的执行112,微程序控制概念将指令系统功能实现所需的控制信号以微指令为单位,微指令与微程序,113,微指令与微程序113,ALU,运算器结构,PSW,AX,BX,CX,DX,DR,左路开关选择,右路开关选择,数据总线,DBUS,移位器,操作数,X,操作数,Y,CLA,ADD 30,STA 40,NOP,JMP 21,000 004,000 006,20,21,22,23,24,30,40,ALU运算器结构PSWAXBXCXDXDR左路开关选择右路开,ALU,简单运算器数据通路图,Cy,操作数,X,操作数,Y,左路开关选择,R1,R2,R3,DR,1,2,3,4,6,8,5,7,9,-,M,+,ALU简单运算器数据通路图Cy操作数X操作数Y左路开关选择R,微命令,1,：,LDR1,2,：,LDR2,3,：,LDR3,4,：,R1X,5,：,R1Y,6,：,R2X,7,：,R2Y,8,：,DRX,9,：,R3Y,ALU,Cy,操作数,X,操作数,Y,R1,R2,R3,DR,1,2,3,4,6,8,9,7,5,-,M,+,微命令1：LDR1 ALUCy操作数X操作数YR1R2R3,微命令,10,：,+,11,：,-,12,：,M,13,：,RD,14,：,LDDR,15,：,LDIR,16,：,LDAR,17,：,PC+1,ALU,Cy,操作数,X,操作数,Y,R1,R2,R3,DR,1,2,3,4,6,8,5,7,9,-,M,+,微命令10：+ALUCy操作数X操作数YR1R2R3DR1,所有的微命令,1,：,LDR1,2,：,LDR2,3,：,LDR3,4,：,R1X,5,：,R1Y,6,：,R2X,7,：,R2Y,8,：,DRX,9,：,R3Y,10,：,+,11,：,-,12,：,M,13,：,RD,14,：,LDDR,15,：,LDIR,16,：,LDAR,17,：,PC+1,118,所有的微命令1：LDR1 10：+118,微指令格式,.,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,操作控制,顺序控制,LDR1,LDR2,LDR3,R1X,R1Y,R2X,R2Y,DRX,R3Y,+,M,-,RD,LDDR,LDIR,LDAR,PC+1,P1,P2,直接地址,119,微指令格式.123456789101112131415161,微指令格式,操作控制字段,操作控制字段直接给出多种微操作的控制信号,顺序控制字段,用于控制微程序的执行顺序,包括,判断逻辑字段,(P),和,直接地址字段,直接地址字段存放下一条微指令的地址,判断逻辑非零，则按约定好的规则，根据状态修正直接地址字段，从而得到下一条微指令的地址,120,微指令格式操作控制字段120,微指令基本格式,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,LDLA,LDR,1,LDPC,BUS,IR(A),WE,P,2,下,址,L,R,0,LDLB,LDR,0,PC,1,LDIR,RD,LDAR,LDDR,P,1,控制字段,顺序控制,L,R,1,L,R,2,bus,L,L,bus,bus,BUS,BUS,bus,BUS,ALU,BUS,PC,BUS,DR,DR,(D),BUS,121,微指令基本格式 1 2 3 4 5 6 7 8 9 10 1,控制字段,测试字段,下址字段,微指令周期,执行一条微指令和取出下一条微指令所用的时间，称为,微周期,。

122,控制字段测试字段下址字段 微指令周期执行一条微指令和取出下,取第,i,条,(a),串行执行方式,第,i,微指令周期,执行第,i,条,取第,i+1,条,执行第,i+1,条,第,i+1,微指令周期,取第,i,条,(b),并行执行方式,第,i,微指令周期,执行第,i,条,取第,i+2,条,执行第,i+2,条,第,i+1,微指令周期,取第,i+1,条,执行第,i+1,条,第,i+2,微指令周期,第,i+3,微指令周期,123,取第i条(a)串行执行方式第i微指令周期执行第i条取第i+,微程序控制器组成原理框图,控制存储器,地址译码,微地址寄存器,OP,地址转移,逻辑,P,字段,控制字段,微命令信号,微命令寄存器,指令寄存器,IR,状态条件,AR,IR,124,微程序控制器组成原理框图控制存储器地址译码微地址寄存器OP地,微程序控制器的框图说明,控制储存器,CM,存放实现机器指令系统功能的,微程序,，由高速,ROM,构成CM,的字长就是微指令字长；,CM,是控制器的一部分,位于,CPU,中；,高速可靠,读出周期短微指令寄存器,MIR,寄存现行微指令地址转移逻辑,按要求修改形成下一条微指令的地址。

微地址寄存器,AR,寄存访问,CM,的微指令地址125,微程序控制器的框图说明控制储存器CM125,取指令微程序,取指令,取指令的微指令,(,简称取指微指令,),地址送,AR,，并自动启动控制存储器进行读操作，将读出的微指令送,IR,，执行微指令,读取指令到,IR,126,取指令微程序取指令126,执行指令微程序,执行指令：,根据,IR,中指令的功能，产生该指令微程序入口地址，微程序入口地址送入,AR,，读,CS,，读出的微指令送,IR,、,(,下址字段送,AR),，,控制字段的微命令控制完成一组微操作,同时由微地址产生逻辑或微指令下址字段形成下条微指令地址，按取微指令，执行微指令过程重复执行完微程序实现指令的功能,127,执行指令微程序执行指令：127,执行指令微程序,采用微程序控制的计算机的工作过程是,执行微指令序列,的过程微指令控制了取指令操作，,多条微指令实现了指令的功能,而微指令中的,微命令使执行部件完成微操作,，计算机的工作过程是执行程序的过程，微观看，是执行指令的过程，再微观一点看，是执行部件进行微操作的过程,128,执行指令微程序采用微程序控制的计算机的工作过程是执行微指令,微程序存放示意图,下址字段,地址,1000,XXXX,0111,XXXX,0110,XXXX,0101,XXXX,0100,XXXX,0011,XXXX,0010,XXXX,0001,XXXX,0000,操作控制字段,HALT,64,STA (R,1,),，,R,0,63,JO 75,62,ADD R,0,，,(81),61,LAD R,0,，,(80),60,控制存储器,CS,取指微指令,加法微程序,取数微程序,存数微程序,转移微程序,0000,0000,0110,0000,0000,0011,0010,主存储,129,微程序存放示意图下址字段地址1000XXXX0111XX,十进制加法（例）,BCD,码完成十进制加法,作加法时必须校验,:,两数之和大于,9,，需加,6,调整；,8+6,14 8+2,10,两数之和小于,9,，结果正确；,3+6,9 5+2,7,8+6,+6=20,高位进位,8+2,+6,1615,高位进位,3+6,+6,15 ,15,不产生进位,5+2,+6,13,15,不产生进位,130,十进制加法（例）BCD码完成十进制加法130,PCARRAM,DBUSDRIR PC+1,P1,R1+R2R2,R2+R3R2,R2-R3R2,P2,Cy=1,Cy=0,R3=6,PCARRAMP1R1+R2R2R2+R3R2R2-,第一条微指令,PCARABUSDBUSDRIR,PC+1,LDAR RD LDDR LDIR PC+1,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,1,0,18,19,0,0,0,0,20,21,22,23,RD,LDDR,LDIR,LDAR,PC+1,P1,直接地址,132,第一条微指令PCARABUSDBUSDRIR000,第二条微指令,R1,X,R2,Y,X+Y X+Y,R2,R1X,R2,Y,+LDR,2,0,1,0,1,0,0,1,0,0,1,0,0,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,0,0,18,19,1,0,0,1,20,21,22,23,LDR2,R1X,+,直接地址,R2Y,133,第二条微指令R1X R2Y X+Y X,0,1,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,0,1,18,19,0,0,0,0,20,21,22,23,LDR2,R2X,R3Y,+,P2,直接地址,R2X R3Y X+Y X+YR2,R2X R3Y +LDR2,第三条微指令,134,010001001100000001234567891011,0,1,0,0,0,1,0,0,1,0,0,1,0,0,0,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,0,0,18,19,0,0,0,0,20,21,22,23,LDR2,R2X。