QPSK、DQPSK系统调制与解调.docx

QPSK、DQPSK系统调制与解调 试验四 QPSK与DQPSK调制试验 一、试验目的在2PSK，2DPSK的学习根底上，驾驭QPSK，以及以其为根底的DQPSK，OQPSK，?/4—DQPSK等假设干种相关的重要调制方式的原理，从而对多进制调相有必须了解 二、试验设备1、“移动通信技术应用综合实训系统” 试验仪一台 2、50MHz示波器一台3、试验模块：信源模块，QPSK-调制模块 三、试验原理 一〕根本理论(A) 四相肯定移相键控〔QPSK〕的调制四相肯定移相键控利用载波的四种不同相位来表征数字信息由于每一种载波相位代表两个比特信息，故每个四进制码元又被称为双比特码元我们把组成双比特码元的前一信息比特用a代表，后一信息比特用b代表双比特码元中两个信息比特ab通常是按格雷码〔即反射码〕排列的，它与载波相位的关系如表所列 表4-1 双比特码元与载波相位的关系 双比特码元 a 0 0 b 0 1 载波相位φ A方式 0° 90° B方式 45° 135° 1 1 1 0 180° 270° 225° 315° 由于四相肯定移相调制可以看作两个正交的二相肯定移相调制的合成，故两者的功率谱密度分布规律一样。

下面我们来探讨QPSK信号的产生与解调QPSK信号的产生方法与2PSK信号一样，也可以分为调相法和相位选择法 (1) 调相法用调相法产生QPSK信号的组成方框图如下所示 图4-1 QPSK信号的组成方框图 设两个序列中的二进制数字分别为a和b，每一对ab称为一个双比特码元 并设经过串并变换后上支路为a,下支路为b双极性的a和b脉冲通过两个平衡调制器分别对同相载涉及正交载波进展二相调制b(0) (0,0)(1,0)a(0)a(1)(0,1)b(1)(1,1)表4-2 QPSK信号相位编码逻辑关系a b A路平衡调制器输出 B路平衡调制器输出 合成相位 1 1° 0° 270° 315° 0 1° 180° 270° 225° 0 0° 180° 90° 135° 1 0° 0° 90° 45°(2) 相位选择法用相位选择法产生QPSK信号的组成方框图如下所示 串/并变换 逻辑选相电路 45°135°225°315°带通滤波器 输出 四相载波发生图4-2 相位选择法产生QPSK信号方框图 (B) 四相相对移相键控〔DQPSK〕的调制所谓四相相对移相键控也是利用前后码元之间的相对相位改变来表示数字信息。

假设以前一码元相位作为参考，并令△φ为本码元与前一码元的初相差那么信息编码与载波相位改变仍可用QPSK信号相位编码逻辑关系表来表示不过，φ应变为△φ对于DQPSK而言，可先将输入的双比特码经码型变换，再用码型变换器输出的双比特码进展四相肯定移相，那么所得到的输出信号便是四相相对移坚信号通常采纳的方法是码变换加调相法和码变换加相位选择法〔1〕 码变换加调相法码变换加调相法产生DQPSK原理图与调相法产生QPSK原理图相比，仅在串/并变换后多了一个码变换器表4-3 DQPSK信号相位编码逻辑关系 双比特码元 a 0 b 0 载波相位改变 △φ 0° 0 1 1 1 1 0 90° 180° 270° 表4-4 四相相对调相码变换的逻辑功能本时刻到达的ab及所要求前一码元的状态 的相对相位改变 a b △φ c d 0 0 0 1 0 0 0° 1 1 1 0 0 0 0 1 0 1 90° 1 1 1 0 0 0 0 1 1 1 180° 1 1 1 0 0 0 0 1 1 0 270° 1 1 1 0 315° 45° 1 1 1 0 225° 315° 315° 45° 135° 225° 1 1 1 0 0 0 0 1 135° 225° 45° 135° 315° 45° 135° 225° 1 1 1 0 0 0 0 1 45° 135° 315° 45° 315° 45° 135° 225° 1 1 1 0 0 0 0 1 315° 45° 225° 315° θ 135° 225° 状态 c d 0 0 0 1 θ 135° 225° 本时刻应出现的码元〔2〕 码变换加相位选择法码变换加相位选择法产生DQPSK信号的原理非常简洁，它的组成方框图如下所示。

串/并变换 逻辑选相电路 45°135°225°315°带通滤波器 输出四相载波发生器 图4-3 码变换加相位选择法产生DQPSK信号方框图 经分析，它与相位选择法产生QPSK信号的组成方框图完全一样不过，这里逻辑选相电路除按规定完成选择载波的相位外，还应实现将肯定码转换成相对码的功能也就是说，在四相肯定移相时，干脆用输入双比特码去选择载波的相位；而在四相相对移相时，须要将输入的双比特码ab转换成相应的双比特码cd，再用cd去选择载波的相位这样，便可产生QDPSK信号 (C) OQPSK的调制 OQPSK和QPSK调制类似，不同之处是在正交支路引入了一个比特〔半个码元〕的延迟，这使得两个支路的数据不会同时发生改变，因而不行能像QPSK那样产生±?的相位跳变，而仅产生±?/2的相位跳变因此，OQPSK频谱旁瓣要低于QPSK信号的旁瓣 +1+1-1-1图4-4 QPSK的星座图和相位转移图 +1+1-1-1图4-5 OQPSK的星座图和相位转移图 (D) ?/4—DQPSK的调制?/4-DQPSK是对QPSK信号特性进展改良的一种调制方式,改良之一是将QPSK的最大相位跳变±?,降为±3?/4,从而改善了?/4-DQPSK的频谱特性.改良之二是解调方式, QPSK只能用相干解调,而?/4-DQPSK既可用相干解调,也可用非相干解调.?/4-DQPSK的原理框图如下所示.输入数据经串/并变换后上下支路分别为SI，SQ，再经差分相位编码后上下支路分别为UK，VK。

cosωctLPF 串/并 变换 差分 相位 编码 LPF 放大器 sinωct图4-6 ?/4-DQPSK信号的产生原理框图设已调信号Sk(t)=cos(ωct+Φk)式中,θ为kT≤t≤(k+1)T之间的附加相位.上式可绽开成Sk(t)=cosωct cosΦk -sinωct sinΦk当前码元的附加相位θ是前一码元附加相位φ与当前码元相位跳变量△φ之和,即 Φk=Φk-1+△Φk Uk=cosΦk=cos(Φk-1+△Φk)=cosΦk-1·cos△Φk-sinΦk-1·sin△Φk Vk=sinΦk=sin(Φk-1+△Φk)=sinΦk-1·cos△Φk+cosΦk-1·sin△Φk 其中，sinΦk-1= Vk-1 , cosΦk-1= Uk-1 ,上面两式可以改写为 Uk=Uk-1·cos△Φk - Vk-1·sin△Φk Vk=Vk-1·cos△Φk + Uk-1·sin△Φk这是?/4-DQPSK的一个根本关系式.它说明了前一码元两个正交信号Uk-1、Vk-1与当前码元两正交信号Uk、Vk之间的关系.它取决于当前码元的相位跳变量△Φk,而当前码元的相位跳变量△Φk那么又取决于差分相位编码器的输入码组SI、SQ,他们的关系如下表所示.表4-5SI 1 -1 -1 1 SQ 1 1 -1 -1 ?/4-DQPSK的相位跳变规那么△Φk cos△Φk 1/2 -1/2 -1/2 1/2 sin△Φk 1/2 1/2 -1/2 -1/2 ?/4 3?/4 -3?/4 -?/4 上述规那么确定了在码元转换时刻的相位跳变量只有±?/4和±3?/4四种取值.U和V只可能有0,±1/,±1五种取值.设该滤波器的矩形脉冲响应函数为,那么最终形成的∏/4-DQPSK信号可以表示为S(t)=?kg(t-kTs)cosΦkcosωct -?kg(t- kTs)sinΦksinωct二〕芯片特点 一、 AD10134简介 AD10134是一个将相位累加器，正弦只读存储器〔SIN ROM〕和一个D/A转换器集成在一个单一的CMOS芯片上的数字限制式震荡器。

芯片具有相位和频率调制性能频率准确性能被限制到0.25 billion〔十亿分之一〕，时钟速率为50MHz通过串行接口装载限制字到存放器，可以实现调制 AD10134为用户供应了多种输出波形正弦只读存储器〔SIN ROM〕可以被 旁路，因此，可以从DAC输出线性的向上或者向下斜坡电压假如SIN ROM没有被旁路，将产生一个正弦曲线输出另外，假如须要时钟输出，DAC数据的MSB位将可以被输出，或者在芯片上的比拟器能被运用 数字局部电源电压由在芯片内的一个稳压器供应，当DVDD>2.7V时，稳压器使DVDD下降到2.5V 数字局部和数字局部电源是独立的，并且可以由不同的电源驱动，例如，在AVDD=5V时，DVDD可以等于3V AD10134有一个低功耗模式限制引脚端(SLEEP)，因此可以从外部限制低功耗模式芯片上没被运用的局部可以关断电源，能够将电流消耗减到最小，例如，在时钟输启程生时，可以关断DAC电源AD10134采纳TSSOP-20封装 AD10134工作电源电压为2.3V～5.5V在3 V电源电压时，消耗功率20mW，时钟速率为50MHz，具有低抖动的时钟输出和正弦波输出/三角波输出，限制字采纳串行装载方式，窄带SFDR﹥73dB。

AD10134可以应用与测试设备、慢速扫频仪、DDS调频和数字调制等领域 二、 AD10134的芯片封装与引脚功能 AD10134采纳TSSOP-20封装，引脚封装形式如图4-7所示 FS 1ADJUST2022IOUTBIOUTREFOUT2COMP3AVDD418AGND17VINDVDD5CAP/2.5V6DGND7AD10134TOP VIEW(Not to Scale)16SIGN BIT OUT15FSYNC14SCLK13SDATA12SLEEP11RESETMCLK8FSELECT9PSELECT10图4-7 AD10134引脚排列 其引脚功能如表4-6所示 表4-6 AD10134引脚功能引脚 符号 功能 模拟信号和基准信号 满量程校准限制端一个电阻(RSET)连接引脚FS ADJUST和引脚AGND之1 2 3 17 FS ADJUST REFOUT COMP VIN 间电阻(RSET)用来定义满量程DAC电流的大小RSET和满刻度电流之间的关系为IOUT FULL SCALE=18×VREFOUT/ RSET，一般，VREFOUT=1.20 V，RSET=6.8KΩ 电压基准输出。

AD10134在此引脚供应一个可用的、内部的1.20V基准电压 DAC偏置引脚端此引脚被用来退耦DAC偏置电压 比拟器输入比拟器可以将DAC输入的正弦曲线转化为方波将DAC输出输入到比拟器之前，应当进展适当。