数字逻辑实验.ppt

数字逻辑设计实验数字逻辑设计实验詹瑾瑜詹瑾瑜 副教授副教授E-E-mail:zhanjy@mail:zhanjy@《《数字逻辑数字逻辑》》课程责任教师课程责任教师A A级主讲教师级主讲教师青年优秀主讲教师青年优秀主讲教师1数字逻辑设计实验概述数字逻辑设计实验概述1 1、实验项目、实验项目实验一 基本门电路的功能和特性及组合逻辑电路实验；实验二 数值比较器和计数器实验2 2、实验报告、实验报告（1）每人交两个实验报告，装订成一本；（2）按标准实验报告格式撰写实验报告；（3）签到计入实验成绩2附：实验报告结构（包含的内容及顺序）1、实验目的2、实验内容（只针对你所选的实验题目进行说明）3、实验设备和器材（实验中实际使用的仪器型号和编号以及元器件使用情况4、实验原理（重点突出与该次实验相关的知识点，除了有关理论知识的介绍，还包括实验对应的逻辑电路图（或测试电路）、状态图，真值表以及文字说明等，对于设计实验，还应有整个设计过程和关键的设计技巧说明5、实验步骤6、实验记录（以时序图、测量结果统计表等形式配合文字对实验结果进行阐述）7、总结分析（一般应对重要的实验现象、结论加以讨论，以便进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。

33 3、实验操作规范、实验操作规范（1）先连线，再上电，先断电，再拆线；（2）电源和地要正确连接，切勿将两者接反了；（3）做完实验后，要将导线拆下并整齐放置于实验箱内4实验一实验一 基本门电路的功能和特性及其基本门电路的功能和特性及其组合逻辑电路实验组合逻辑电路实验1 1、实验目的、实验目的l 掌握常用集成门电路的逻辑功能与特性；l 掌握各种门电路的逻辑符号；l 了解集成电路的外引线排列及其使用方法；l 学习组合逻辑电路的设计及测试方法；l 学习全加器或全减器的设计方法52 2、实验内容、实验内容（1）部分TTL门电路逻辑功能验证测试其真值表及其简单组合电路的真值表2）组合逻辑电路设计之全加器或全减器用74LS86（异或）和74LS00（与非）搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来63 3、实验设备、实验设备（1）数字逻辑试验箱（2）导线若干（3）集成器件74LS00（与非）74LS04（非）74LS86（异或）774LS00（与非）1 12 23 34 45 56 67 78 89 91010111112121313141474LS001A1A1B1B1Y1Y2A2A2B2B4A4A3Y3Y3B3B3A3A4Y4YVccVccGNDGND4B4B2Y2Y874LS04（非）1 12 23 34 45 56 67 78 89 91010111112121313141474LS041A1A1Y1Y2A2A2Y2Y3A3A5Y5Y5A5A4Y4Y4A4A6Y6YVccVccGNDGND6A6A3Y3Y974LS86（与非）1 12 23 34 45 56 67 78 89 91010111112121313141474LS001A1A1B1B1Y1Y2A2A2B2B3B3B4Y4Y4A4A4B4B3Y3YVccVccGNDGND3A3A2Y2Y104 4、实验步骤、实验步骤（1）在实验箱上插入相应的逻辑门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑门特性验证实验，将门的逻辑特性制成表格。

11（2）用74LS00连接电路如下图所示，并把输入端接实验箱的逻辑开关，输出端接发光二极管，在MNXY各种输入组合下，观测输出F，并记录下来，写出F=f(M,N,X,Y)的逻辑表达式MXYNFAB（HZ）（KHZ）12（3）用74LS86和74LS00搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来135 5、实验原理、实验原理（1）组合逻辑电路分析方法逻辑电路图函数表达式化简功能描述真值表14A.A.逻辑抽象逻辑抽象B.B.逻辑赋值逻辑赋值定义逻辑状态的含义，即以“0”、“1”分别表示输入和输出的不同状态C.C.根据因果关系列出真值表根据因果关系列出真值表分析事件的因果关系，确定输入变量和输出变量E.E.画出逻辑电路图画出逻辑电路图D.D.化简或变换后，得到逻辑函数表达式化简或变换后，得到逻辑函数表达式（2）组合逻辑电路设计方法15（3）全加器或全减器设计全加器设计全加器设计Ci COAiBiCi-1Si∑ ∑CI1 1 1 1 10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 1 0 11 0 0 1 01 1 0 0 1Ai Bi Ci-1 Si Ci16AiBiCi-100 01 11100100001111Si17AiBiCi-100 01 11100101110001Ci18 & & & Si=1=1BiCi-1AiAiBiCi-1Ci19全减器设计全减器设计GiFDAiBiGi-1DiAi Bi Gi-1 Di Gi0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 120BiGi-100 0111100100001111AiDi21BiGi-100 0111100101001110AiGi226 6、思考题（选做）、思考题（选做）（1）用二输入与非门实现三输入与非门（2）用二输入与非门实现四输入与非门（3）设计一个二位二进制加法器（4）设计一个可控的全加/全减器，控制端X=0时，当X=0时，实现全减器功能；当X=1时，实现全加器功能。

23实验二实验二 数值比较器和计数器实验数值比较器和计数器实验1 1、实验目的、实验目的l 强化组合逻辑电路的设计及测试方法；l 学习数值比较器的设计方法；l 学习时序逻辑电路的设计及测试方法；l 掌握集成二进制同步计数器74LS161的逻辑功能；l 掌握任意进制计数器的构成方法242 2、实验内容、实验内容（1）一位数值比较器设计用74LS86（异或）、74LS00（与非）和74LS04（非）搭出一位数值比较器电路，画出其逻辑电路图，并验证它的运算2）时序逻辑电路设计之计数器用74LS161和其他逻辑门器件搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其逻辑电路图，并验证它的运算253 3、实验设备、实验设备（1）数字逻辑试验箱（2）导线若干（3）集成器件74LS00（与非）74LS04（非）74LS86（异或）74LS161（4位二进制同步计数器）264 4、实验原理、实验原理（1）一位数值比较器设计A B F1(A>B) F2(A=B) F3(A

计数器状态输出端28功能表：CR LD CTP CTT CP D3 D2 D1 D00 d d d d d d d d 0 0 0 01 1 0 d d d d d d1 1 d 0 d d d d d1 0 d d d3 d2 d1 d0 同步置数1 1 1 1 d d d d 加法计数29例1：用74LS161利用预置数法构成模12加法计数器LD000000010010001101000101011110001001101001101011LD：预置数控制端（同步）；集成计数器74LS161的应用1、构成任意进制计数器(1) 预置数法30CPD3 D2 D1 D0 LDQ3 Q2 Q1 Q074LS161CP&31例2：用74LS161利用归零法构成10进制加法计数器01000101001101100010011100011000100100001010CR：清0端（异步）；(2) 归零法32&CRCPQ3 Q2 Q1 Q074LS161CPD3 D2 D1 D0332、集成计数器的级联例3：用74LS161构成256进制加法计数器。

111CP(1)(2)CRD3 D2 D1 D0Q0 Q1 Q2 Q3LDCOCTPCTTCRD3 D2 D1 D0Q0 Q1 Q2 Q3LDCOCTPCTT345 5、思考题（选做）、思考题（选做）（1）设计一个两位二进制数值比较器（2）设计其他进制计数器（3）设计带暂停功能的计数器35。