PCF8591中文数据手册.docx

PCF85918位A/D和D/A转换器1、特性淞单电源供电淞工作电压：2.5 V〜6 V淞待机电流低❿I2C总线串行输入/输出淞通过3个硬件地址引脚编址淞采样速率取决于I2C总线速度❿ 4个模拟输入可编程为单端或差分输入淞自动增量通道选择淞模拟电压范围：VSS〜VDD淞片上跟踪与保持电路❿8位逐次逼近式A/D转换淞带一个模拟输出的乘法DAC 2、应用淞闭环控制系统淞用于远程数据采集的低功耗转换器淞电池供电设备淞在汽车、音响和TV应用方面的模拟数据采集3、概述PCF8591是单片、单电源低 功耗8位CMOS数据采集器件，具有4个模拟输入、一个输出和一个串行I2C总线 接口个地址引脚AO、A1和A2用于编程硬件地址，允许将最多8个器件连接至I2C总线而不需要额外硬件器件的地址、控制和数据通过两线双向I2C总线传输器件 功能包括多路复用模拟输入、片上跟踪和保持功能、 8位模数转换和 8位数模拟转换 最大转换速率取决于I2C总线的最高速率4、订货信息TYPE NUMBERPACKAGENAM£DESCRIPTIONVERSIONPCF8591PDIP16plastic dual in-line package; 16 leads (300 mil)SCT38-4PCFS591TSO16plastic small outliine package; 16 leads; body width 7.5 mmSOT162-1沁LSDA —AO —Al —A2-l2C SUSINTERFACEPCF8591EXToscAINOA(N1A1N2AIN3AOUT *PCWER ONRESET3SC：I _LATORfSAMPLE AMD HOLDSAMPLE AND HOLDANALOGUE MULTIPLEXER5、内部框图ADC DATA REGISTERDAC DATA REGISTERswus REGISTER/、CONTROL LCGJCSUCCESSIVE APPROXIMATION REGISTEF?/LCGICVREFAGNfJSYMBOLPINDESCRIPTIONAINO1analog inputs (A/D converter)AIN12AIN23AIN34AO5hardware addressA16A27Vss8negative supply voltageSDA9PC-bus data input/outputSCL10l2C-bu$ ctock inputOSC11oscillator input'outputEXT12externaldnternal switch for oscillator inputAGND13analog groundVref14voltage reference inputAOUT15analog output (D/A converter)16positive supply voltageAINOAIN1'JI6|VDD j&]aolttAIIN23回站REFAIN34PCF8591P词 AGNDAO5I2| EXTA167T|oscA21I C| SCLVSS89 SDA图 1 内部框图6、引脚图 2 引脚图 (DIP16).ITLSb 1st)1001A2A1A0R/Wffxe-d part programmable part w 宀厶卜丄卄、』' 7、功冃匕描述7.1地址I2C总线系统中的每一片PCF8591通过发送有效地址到该器件来激活。

该地 址包括固定部分和可编程部分可编程部分必须根据地址引脚AO、A1和A2来设置 在I2C总线协议中地址必须是起始条件后作为第一个字节发送地址字节的最后一位 是用于设置以后数据传输方向的读 /写位见图 4、 16、 17)图 4 地址7.2控制字发送到PCF8591的第二个字节将被存储在控制寄存器，用于控制器件功 冃控制寄存器的高半字节用于允许模拟输出，和将模拟输入编程为单端或差分输入 低半字节选择一个由高半字节定义的模拟输入通道(见图 5)如果自动增量(auto-increment)标志置1,每次A/D转换后通道号将自动增加如果自动增量 (auto-increment)模式是使用内部振荡器的应用中所需要的，那么控制字中模拟输出 允许标志应置 1这要求内部振荡器持续运行，因此要防止振荡器启动延时的转换错 误结果模拟输出允许标志可以在其他时候复位以减少静态功耗选择一个不存在的 输入通道将导致分配最高可用的通道号所以，如果自动增量(auto-increment)被置 1，下一个被选择的通道将总是通道0两个半字节的最高有效位(即bit 7和bit 3) 是留给未来的功能，必须设置为逻辑0控制寄存器的所有位在上电复位后被复位为 逻辑0。

D/A转换器和振荡器在节能时被禁止模拟输出被切换到高阻态图 5 控制字7.3 D/A转换发送给PCF8591的第三个字节被存储到DAC数据寄存器，并使用片上 D/A转换器转换成对应的模0XX0XXXCONTROL BYTEA/D CHANNEL NUMBER：00 channel 001 channel 110 channel 211 channel 3AUTO-INCRFMFNTFIAG-(active if 1)ANALOGLG INPUT PROGRAMMING：00 Four single-ended inputs-AIN3 channel 0AIN1 channel 1AIN> rharinRl ?AINS channel 3Thr«e differential mpulschannel 0channel 1channel 20110 Sinde-ended and differential mixedTwo differeniial inputs■11AIN)十channel 0AIN1channel 1ANALOGUE OUTPUT ENABLE FLAG:MELS25(enalogue output active if 1)拟电压。

这个 D/A转换器由连接至外 部参考电压的具有 256个接头的电阻分压电路和选择开关组成接头译码器切换一个接头至DAC输出线(见图6)模 拟输出电压由自动清零单位增益放大器缓冲这个缓冲放大器可通过设置控制寄存器 的模拟输出允许标志来开户或关闭在激活状态，输出电压将保持到新的数据字节被 发送图6 DAC电阻电路片上D/A转换器也可用于逐次逼近A / D转换(successive approximation A/D conversion)为释放用于 A/D转换周期的DAC，单位增益放大 器还配备了一个跟踪和保持电路在执行A/D转换时该电路保持输出电压提供给模 拟输出AOUT的输出电压由图7中的公式给出D/A转换顺序的波形见图8DAC dais registerD7□6L：-0D4D3［：-2D1DO图7 DAC数据寄存器和D/A转换特性图8 D/A转换顺序7.4 A/D转换A/D转换器采用逐次逼近转换技术在A/D转换周期将临时使用片上 D/A转换器和高增益比较器一个A/D转换周期总是开始于发送一个有效读模式地址 给PCF8591之后A/D转换周期在应答时钟脉冲的后沿被触发，并在传输前一次转换 结果时执行（见图 9）。

一旦一个转换周期被触发，所选通道的输入电压采样将保存到芯片并被转换为对应的 8位二进制码取自差分输入的采样将被转换为 8位二进制 补码见图10和图11）转换结果被保存在ADC数据寄存器等待传输如果自动 增量标志被置 1，将选择下一个通道在读周期传输的第一个字节包含前一次读周期 的转换结果代码以上电复位之后读取的第一个字节是0x80I2C总线协议的读周期 如图8、图16和图17最高A/D转换速率取决于实际的I2C总线速度ASDAPROTOCOLADD.R ES5SDATA BVTE 0DATA BYTE 1DATA BYTE 2絆—KW_ JA/ML JWJL JWJX JIAtrans ^teslon of pnevkajsl)1 converted byletransmissicnofbvl-e 1—sampling byte I匚Dnveraan af byte I—sampling bylE 2conuersicn of byle 2sampling byte 3Eonveraan aFbyte 3transnifssjonof byte 2illSLLSL^图9 A/D转换顺序7.5参考电压对D/A和A/D转换，稳定的参考电压和电源电压必须提供给电阻分压电 路（引脚VREF和AGND）。

AGND引脚必须连接到系统模拟地，并应该有一个参 考VSS的直流偏置低频可应用于VREF和AGND引脚这允许D / A转换器作为 一象限乘法器使用；见第15章和图7A / D转换器也可以用作一个或两个象限模拟 除法模拟输入电压除以参考电压其结果被转换为二进制码在这种应用中，用户 必须保持在转换周期的参考电压稳定7.6振荡器片上振荡器产生A/D转换周期和刷新自动清零缓冲放大器需要的时钟信 号在使用这个振荡器时EXT引脚必须连接到VSS在OSC引脚振荡频率是可用的 如果EXT引脚被连接到VDD,振荡输出OSC将切换到高阻态以允许用户连接外部 时钟信号至OSC8、I2C总线特性I2C总线是不同的IC或模块之间的双向两线通信这两条线是串行数据线（SDA）和 串行时钟线（SCL）这两条线必须通过上拉电路连接至正电源数据传输只能在总 线不忙时启动8・1位传输一个数据位在每一个时钟脉冲期间传输SDA线上的数据必须在时钟脉冲 的高电压期间保持稳定，这个期间数据线上的改变将被当作控制信号图 12位传输8.2 开始或停止条件数据和时钟线在总不忙时保持高电平在时钟为高电平时，数据 线上的一个由高到低的变化被定义为开始条件。

时钟为高电平时，数据线上的一个由低到高的变化被定义为停止条件图 13开始和停止条件定义8.3 系统配置产生信息的器件称作“发送机”，接收。