实验二十---触发器.doc
5页
实验二十 触发器一、 实验目的熟悉触发器逻辑与测试措施二、 电路简介触发器是时序逻辑电路的基本单元,是计数器、移位寄存器中的基本器件,熟悉掌握触发器的逻辑功能十分重要ＲＳ触发器采用两个与非门交叉耦合构成,J－Ｋ触发器采用74LS76,Ｄ触发器采用７4LＳ747４LS7６是双Ｊ-K触发器，有单独的J、K、CP、Sd和Rｄ等输入端,ＣP是下降沿出发;７4LS７４是双D触发器，有独立的D、Sｄ、Ｒd输入端,ＣP是上升沿触发其引线排列及逻辑图如图 3.20.１图表 1 ７4LS7６图表 2 ７4ＬS７4三、实验内容与措施1、测量R-S触发器的逻辑功能 表 3.２0．1输入端输出端RＳＱQ & &接逻辑电平接电平显示Q_Q_S图表 4 3.20.2（1)将74LS００插入实验箱面板上的ＩC插座,按图３.20.２接线，经检查无误方可启动电源２）按表3.２０.1规定,变化Ｒ、S的状态,观测并记录输出状态填入表３.20.1内２、测量J-K触发器的逻辑功能（1）将74LS７4插入实验箱面板上的ＩC插座，按图3.２0.3连接线路J、Ｋ端和Ｓd、Ｒｄ端，分别接至四个逻辑开关,控制其逻辑电平。
CP端接至一组手动脉冲输出，控制CP端输入时钟信号ﻩQ和Q端分别接至ＬED电平显示输入端,Vcｃ和GＮD分别接至5V正负极，检查无误，然后启动电源2)按表３.20．２规定，变化Sｄ、Rd、Ｊ、K和ＣP状态，并记录输出状态填入表３.２0．２内3、测量D触发器的逻辑功能（1）将７4ＬS74双D触发器插入实验箱面板上的IC插座,使用其中的一种Ｄ触发器，将Sd、Ｒd、和ＣP按图３.２0.4接线，输出Ｑ和Q端分别接至LED电平显示输入端，Vcｃ和GＮD分别接至５V正负极，检查无误,然后启动电源2)按表3.２０.3规定，变化Sd、Rd、D的电平,然后受控CP脉冲，观测并记录Ｑ和Ｑ状态，填入表3.2０.３内3)观测CP脉冲对触发器的作用，D端子输入f＝1Hz的方波，时钟端子CP接至手控脉冲输出端，Q、Ｑ还接ＬEＤ显示,Vcｃ和GNＤ分别接至5V正负极,检查无误，然后启动电源Ｖcc和GND分别接至5V正负极，检查无误，然后启动电源CP接手动脉冲 Rd Sd J K 接逻辑电平 图3.20.3图 5 74LS76表 3－２0.2各控制端输出端ＳdRdＣPＪＫ01XXX10XＸX0０XＸX111001111１11０111111111XＸ(4)按图3．2０.５接好线路，按表3.20．４规定，变化CP状态,观测输出状态。
将其记录在表3.2０.４内图 64LS74表3.20．3各控制端输出端SdRdCＰDＱＱ01XＸ10XX00XＸ111１111０１10X图3.20.5 74LS74图表 7D Sd Q -->CP Q Rd接电平显示接手动脉冲接1Hz持续脉冲 表３.2０.４各控制端输出端CPD↑Ｆ＝１Hz的方波↑1０四、实验报告规定1、分析实验成果根据真值表分别写出R－Ｓ、J-K和D触发器的特性方程，阐明各具有什么逻辑功能２、分析CＰ端具有的作用和Ｒd、Ｓd端具有的作用。
