基于CPLD和接触式图像传感器的图像采集系统 .docx

Big-bit大比特半导体 http://ic.big- CPLD和接触式图像传感器的图像采集系统　　【大比特导读】本文介绍一种基于复杂可编程逻辑器件 CPLD(Complex Programmable LOGIC DEVICE )使用接触式图像传感器实现的图像采集系统接触式图像传感器 CIS( CONTACT Image SENSOR )是继 CCD之后于 20世纪90年代研究和开发的一种新型光电耦合器件[1]它将光电传感阵列、LED 光源阵列、柱状透镜阵列、移位寄存器和模拟开关等集成在一个条状方形盒内，其工作原理与 CCD较为相似，但与 CCD相比，CIS 具有体积小、价格低、结构简单、安装方便等优点，目前在机、扫描仪及条码*器等领域可完全取代 CCD图像传感器本文介绍一种基于复杂可编程逻辑器件 CPLD(Complex Programmable LOGIC DEVICE )使用接触式图像传感器实现的图像采集系统1 系统概述图像采集模块的框图如图 1所示，CIS 图像传感器在 CPL的控制下，将每一个像素的灰度值以模拟电压值的形式通过串行移位方式传输出来，某个像素的电信号再经过差动放大器电路进行信号调理后，由 A/D转换器将模拟电压转换数字量，通过总线的切换实现双存储区轮换工作，然后在 CPLD的控制下，将转换后的数字信号暂存在存储器 RAM中。

CPLD 是系统的核心部件，主要完成 CIS图像传感器的时序驱动、A/D 转换器的控制、总线切换的控制、地址的产生，数据的存储以及与 DSP处理器的协调总线切换是采集的关键部分，实现了图像数据存储的两帧轮换结构[2]当CPLD向存储器 RAM1写一帧图像时，DSP 向存储器 RAM2读取另一帧图像，当存No.2 Big-bit储器 RAM1写满且存储器 RAM2读完时，由 CPLD控制读写总线相互切换，由CPLD继续向存储器 RAM2写下一帧图像，DSP 向存储器 RAM1读取前一帧图像，采用这种两帧轮换的设计方法使得采集和处理可以同时进行，提高了数据采集和处理的效率2 硬件构成2.1 CIS 接触式图像传感器在本文的应用中，接触式图像传感器的有效扫描宽度为 216mm其光电检测单元及柱状透镜分别对应的排成线阵，共有 1728 个传感单元、能够以红、绿及红外三种光源对图像进行扫描，时钟频率为 4M赫兹，型号为C2R21662892.2 A/D 转换器TLC5510 是美国 TI公司生产的高速模数转换器件[3]，它是一种采用 CMOS工艺制造的 8位高阻抗并行 A/D芯片，最大采样可达 20Msps。

由于 TLC5510 不仅具有高速的 A/D转换功能，而且带有内部采样保持电路，因此大大简化了外围电路的设计，由于其内部带有标准分压电阻，从而可以从+5V 的供电电源中获得 2V满刻度的基准电压2.3 CPLD 及 DSP处理器CPLD 芯片选用 ALTERA 公司的 MAX7000S系列器件 EPM7128SLC84 ，此芯片可以通过 JTAG编程，由 128个逻辑宏单元和 2500 个可用逻辑门在MAX+ PLUS Ⅱ软件中，使用高级硬件描述语言编程将设计好的硬件逻辑下载到芯片中，使得对硬件的设计如同软件设计一样方便快捷缓冲存储器由 2片 IS61C1024 芯片构成， IS61C1024 是 8位 128KB的高速 CMOS静态 RAM，最小存储时间为 12ns，能够满足高速数据读写的要求，同时也适合大容量图像数据的暂存DSP 芯片采用 TI公司的 TMS320C5402 芯片，采用改进的哈佛结构，具有低功耗、高速实时信号处理的特点3 CPLD 硬件逻辑功能的设计CPLD 是图像采集的核心部分，它直接控制 CIS图像传感器和 A/D转换器，完成数字图像数据采集、转换和存储，以及与 DSP处理器的握手协调。

No.3 Big-bitCPLD 模块总体功能的设计原理如图 2所示，CPLD 产生 CIS图像传感器的时钟信号 CLK(4M赫兹)，选通信号输入 SI，红色光源选通 LEDr，绿色光源选通信号 LEDg，红外光源选通 LEDir当 CPLD控制这几个信号产生相应时序时，CIS传感器通过模拟信号输出引脚 SIG向 A/D转换器串行移位输出对应像素的灰度CPLD 控制 A/D转换器的输出选通 OE信号，使 A/D转换器可以输出转换后的数据，同时，CPLD 产生数据的存储地址 AD[0..16]和写信号 WR，将 A/D转换器的数字图像数据存储在相应的存储区中总线切换与双存储区模块实现了两个数据存储区的轮换工作，其原理图如图 3所示，CPLD 通过控制存储选择信号 E来实现双存储区的轮换工作，在上电初始时，选择信号 E为高电平，存储区 RAM1为写状态，同时 RAM2受 DSP处理器的控制，改变 E的状态，实现总线的切换EN、NEXT 和 READY是 DSP与 CPLD之间的握手信号，EN 为 CPLD工作的使能信号，当 EN为低电平时 CPLD才开始工作此时，若 DSP处理器 NEXT端上产生一个脉冲信号，CPLD 控制 CIS图像传感器采集一行( 1728 个像素)图像，同时，READY置 0，表示正在采集，当一行图像采集完成时，READY 信号恢复为高电平，当 EN恢复为高电平时，CPLD 停止工作，并将选择信号 E取反来实现总线切换，将当前存储器由 CPLD写状态切换为 DSP读状态，实现双存储区的轮换工作。

4 总线切换的实现No.4 Big-bit在本文的应用中，要求高速实时的进行图像的采集和处理，要求 40ms以内就要处理一帧图像，如果采集与存储图像数据占用了太多的时间，则后面的图像处理就无法完成了，为了尽可能缩短采集和存储的时间，在系统中采用了两组存储器进行轮换存储在系统中，采用总线切换的方式达到两存储器交替读写的功能，当 CPLD将 A/D转换器输出的图像数据写入 RAM1时，DSP 可以读取 RAM2中的数据并处理前一帧图像的数据，当 CPLD写完一帧图像数据，并且 DSP完成前一帧图像的处理后，改为 CPLD向 RAM2写数据，DSP 和 CPLD交换一次存储器，如此循环，使得 DSP的图像处理和 CIS的图像采集可以并行独立工作，保证了图像的实时和和高速性图 3中，RAM1 和 RAM2为 2片 IS61C1024 ，构成双数据缓冲存储区，M1-M4分别是由 74HC16245所构成的，实现地址总线切换控制，N1-N4 是由 74HC245 所实现的数据总线切换控制，C1 和 C2实现了存储器控制线(RD 读信号、WR写信号等)的切换控制，当选择线 E为高电平时，M1、M4、N1、N3 及 C1处于工作状态，而 M2、M3、N2、N4 及 C2处于高阻状态。

因此 RAM1的数据总线、地址总线及控制总线只有总线与 CPLD相连接，RAM2 的全部总线与 DSP相连接从而实现由 CPLD向 RAM1写数据，DSP 从 RAM2读数据，当选择线 E为低电平时，则情况相反，DSP 从 RAM1读数据，CPLD 向 RAM2写数据No.5 Big-bit结语本文依靠接触式图像传感器，采用 CPLD与 DSP相结合设计实现了适用于实时高速图像处理的图像采集系统在系统中，采用两帧轮换存储的方式，消除了 DSP的等待时间，使采集系统和处理系统可以并行独立工作，采用复杂可编程逻辑器件，使系统集成度高，通用性强，接口简单，并且可以重复编程和系统升级，为实现一个高速实时的图像处理系统提供了基础。