第15章双稳态触发器和 时序逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第十五章 双稳态触发器和 时序逻辑电路,第一节 基本,双稳态触发器,第二节 钟控双稳态触发器,第三节,寄存器,第四节 计数器,第五节 集成计数器,时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关时序逻辑电路的特点：,包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路输入、输出之间至少有一条反馈路径触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路能够储存一位二值信号第一节 基本,双稳态触发器,双稳态触发器的特点：,具有两个能自行保持的稳定状态；,根据不同的输入信号可以置成“,1”,状态或“,0”,状态；,在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号输入为止基本,R,S,触发器,R,D,S,D,Q,0 1,1 0,1 1,0 0,Q,0,1,1,0,两个输出端反相，规定,Q,的状态为触发器的状态即,Q,0,，,Q=1,时，称触发器为,0,态，又称,复位,；,Q,1,，,Q=0,时，称触发器为,1,态，又称,置位,不 变,*,不 定,R,D,0,，,S,D,=1,触发器复位为,0,态，称,R,D,为,复位端,；,R,D,1,，,S,D,=0,触发器置位为,1,态，称,S,D,为,置位端,。

A,B,Q,S,D,R,D,Q,R,D,、,S,D,同为,1,，触发器保持原状态；,R,D,、,S,D,同为,0,，触发器状态无法确定，此情况应避免与非门组成的,R,S,触发器为负脉冲有效基本,R,S,触发器的约束条件是,R,D,S,D,1,逻辑符号,Q,R,D,S,D,Q,负脉冲有效,基本,R,S,触发器的优点：,结构简单，具有记忆功能基本,R,S,触发器的缺点：,输出直接受输入控制，具 有不定状态第二节 钟控,双稳态触发器,钟控,R,S,触发器,J K,触发器,D,触发器,T,T,触发器,触发器逻辑功能的转换,触发器应用,一、钟控,R,S,触发器,为使触发器能按要求在某一时间翻转，外加一时钟脉冲,CP,来控制B,A,Q,Q,S,D,R,D,C,D,CP,R,S,R,S Q,n+1,0 0,0 1,1 0,1 1,1,0,不定,CP=0，,CP=1，,Q,n,C,、,D,门 被封锁；,复位端,R,D,、,置位端,S,D,负脉冲有效，不受,CP,控制CP,1,时，触发器才能翻转CP,控制触发器的翻转时刻，,R,、,S,控制触发器的翻转状态钟控,R,S,触发器为正脉冲有效逻辑符号,钟控,R,S,触发器的约束条件是,RS,0,Q,R,D,S,D,Q,S,R,C,例：,已知钟控,R,S,触发器（正脉冲有效）的输入信号,R,D,、,R,、,S,波形如图，试画出,Q,的波形。

CP,Q,1,2,3,4,R,S,R,D,例：,由钟控,R,S,触发器组成的,T,触发器如图所示，可完成计数功能，试分析其逻辑功能,解：,RQ,可见，,CP,脉冲来一个，触发器翻转一次，即,T,触发器可记录,CP,脉冲个数要求,CP,脉冲宽度要小于触发器翻转所需时间，否则在一个,CP,作用期间，触发器可能翻转多次，即“空翻”Q,R,D,S,D,Q,S,R,C,钟控,R,S,触发器的,CP,对触发器,的控制是在一个时间间隔内，而不是,控制在某一时刻二,、,主从型,J K,触发器,Q,Q,R,D,S,D,CP,C,主触发器,J,K,S,S,R,R,C,从触发器,主从型,J K,触发器由主触发器和从触发器组成，主触发器和从触发器时钟信号反相,.,当,CP,上升沿 到来时，主触发器发生翻转，当,CP,下降沿 到来时，从触发器翻转，从而保证在一个,CP,周期中，触发器的输出只改变一次显然，输出状态在,CP,下降沿到达时改变因此，这种触发器为下降沿触发J K Q,n+1,0 0,0 1,1 0,1 1,0,1,Q,n,Q,n,Q,Q,R,D,S,D,C,主触发器,J,K,S,S,R,R,C,从触发器,复位端,R,D,、,置位端,S,D,负脉冲有效，不受,CP,控制。

主从型,J K,触发器将触发器的翻转控制在,CP,下降沿这一时刻主从型,J K,触发器无不定状态，组成计数电路，可克服空翻主从型,J K,触发器存在一次翻转的问题即主触发器在,CP,1,期间只能翻转一次，要求,J,、,K,状态在,CP,1,期间不能变化逻辑符号,负脉冲有效,下降沿触发,Q,R,D,S,D,Q,J,K,C,例：,已知,JK,触发器（下降沿触发）的输入信号,J,、,K,波形如图，试画出,Q,的波形（,Q,初始状态为,0,）CP,Q,1,2,3,4,J,K,三、,D,触发器,&1,&4,&3,&2,CP,D,Q,Q,D,D,D,S,D,R,D,置,1,阻塞线,置,0,阻塞线,置,0,维持线,置,1,维持线,&6,&5,D Q,n+1,0,1,0,1,D,触发器仅在,CP,前沿到达时翻转，是边沿触发器D CP,S,D,R,D,Q,Q,逻辑符号,D,触发器无不定状态；克服空翻、一次翻转现象Q,例：,试画出,D,触发器的输出波形（,Q,n,=0,）CP,D,1,2,3,D,触发器的输出状态仅取决于,CP,上升 沿到达时刻输入的状态四、,T,T,触发器,T,触发器,CP,S,D,R,D,Q,Q,T,触发器,CP T,S,D,R,D,Q,Q,T Q,n+1,0,Q,n,1,五、触发器逻辑功能的转换,JK,D,触发器,JK,T,触发器,CP,J,Q,K,D,D J K Q,n+1,0 0 1 0,1 1 0 1,CP,J,Q,K,T,T J K Q,n+1,0 0 0,Q,n,1 1 1,Q,n,D,T,触发器,D,Q,C,D,JK,触发器,J K D Q,n+1,0 0,0 1,1 0,1 1,0,1,Q,n,Q,n,0,1,Q,n,Q,n,D,Q,C,&,&,&,&,K J,例：,已知各触发器的初态均为,0,，,A,、,B,、,C,波形如图，试画出,Q,波形。

J,Q,CP,1,ABC,K,1,1,CP,A,B,C,B C K,0 0 1,A B C,J,0 1 0 1,0 1 1 1,1 0 1 1,1 1 0 1,1 1 1 1,J,K,Q,第三节,寄存器,数码寄存器,移位寄存器,一、数码寄存器,寄存器是用于存放各种数码和指令的时序电路由,N,个触发器组成的寄存器，能存储,N,位二进制代码按功能分为数码寄存器和移位寄存器数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器1,0,1,1,清零,寄存,取出,0,0,0,0,1,0,1,1,0,1,0,0,1,0,1,1,二、移位寄存器,移位寄存器按移位方向不同又分为左移、右移和双向移位三种1,1,0,1,0,0,1,1,1,1,0,1,74LS194,四位双向移位寄存器,74LS164,八位串入并出移位 寄存器,74LS395,四位移位寄存器,常用寄存器集成电路,第四节 计数器,异步二进制计数器,同步二进制计数器,十进制计数器,计数器是统计输入脉冲个数的逻辑部件除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等按计数功能分类,加法计数器,减法计数器,可逆计数器,按数制分类,二进制计数器,二十进制计数器,按触发器翻转次序分类,同步式计数器,异步式计数器,一、异步二进制计数器,异步二进制加法计数器,F,1,J,Q,CP,K,Q,0,Q,2,F,0,J,Q,K,F,2,J,Q,K,Q,1,0,012345670,计数顺序,等效十进制数,Q,2,Q,1,Q,0,0 0,0,0,1,0 1,0,1,1,1,1,1 0,0,0,0,0,1,1,1,0,0 0 0,1,1,J,0,K,0,1,J,1,K,1,1,J,2,K,2,1,CP,1,Q,0,CP,2,Q,1,1,2,3,4,5,6,7,8,状态表,CP,时序图,1,2,3,4,5,6,7,8,Q,2,Q,0,Q,1,若,CP,的频率为,f,0,，则,Q,0,、,Q,1,、,Q,2,的频率分别为,f,0,2,，,f,0,4,，,f,0,8,。

所以计数器有分频作用一个触发器可表示一位二进制数，,N,个触发器可表示,N,位二进制数，构成,N,位二进制计数器，也可称为,2,N,进制计数器可计,（,2,N,1,）,个脉冲，实现,2,N,分频如：四触发器构成的计数器，称为,2,N,16,进制计数器可计,15,个脉冲，实现,16,分频D,触发器构成的异步二进制加法计数器,F,1,Q,CP,D,Q,0,Q,2,F,0,Q,D,F,2,Q,D,Q,1,异步二进制减法计数器,F,1,J,Q,CP,K,Q,0,Q,2,F,0,J,Q,K,F,2,J,Q,K,Q,1,J,0,K,0,1,J,1,K,1,1,J,2,K,2,1,CP,1,Q,0,CP,2,Q,1,0,076543210,计数顺序,等效十进制数,Q,2,Q,1,Q,0,1,0,1 1,1,1,0,1 0,0 1,0,1,0,0,0 0,0,0,1,0 0 0,1,1,2,3,4,5,6,7,8,后端触发器的,CP,引自前端的,Q,故前端触发器由,01,时，后端才发生翻转1,0,1,状态表,时序图,CP,1,2,3,4,5,6,7,8,Q,2,Q,0,Q,1,思考题：,若用,D,触发器组成异步二进制减法计数器，应如何连接,二、同步二进制计数器,F,1,J,Q,CP,K,Q,0,Q,2,F,0,J,Q,K,F,2,J,Q,K,Q,1,J,0,K,0,1,J,1,K,1,Q,0,J,2,K,2,Q,0,Q,1,翻转条件：,Q,0,1,，,F,1,翻转,Q,0,Q,1,1,，,F,2,翻转,触发器在满足翻转条件的情况下，,CP,脉冲到来时可同时翻转，其速度比异步式快。

三、十进制计数器,F,1,J,Q,CP,K,Q,0,Q,2,F,0,J,Q,K,F,2,J,Q,K,Q,1,Q,3,F,3,J,Q,K,异步十进制计数器,J,0,K,0,1,J,2,K,2,1,J,1,Q,3,K,1,1,J,3,Q,2,Q,1,K,3,1,CP,1,CP,3,Q,0,CP,2,Q,1,0,0 0 0,0,0,0 0 1,0,1,0 1,0 1 1,1,0 1 0,0,0,0,0,1,1,0,0 0 0 0,1,1,1,2,3,4,5,6,7,8,状态表,9,10,0,1,0,1,1,1 0 0,0,0,0,0,CP,Q,3,Q,2,Q,1,Q,0,J,3,=Q,2,Q,1,J,2,=K,2,=1,J,1,=Q,3,J,0,=K,0,=1,K,3,=1,K,1,=1,CP,1,CP,3,Q,0,CP,2,Q,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,0,0,1,1,1,1,1,1,1,1,0,0,CP,时序图,Q,2,Q,0,Q,1,1,2,3,4,5,6,7,8,9,10,Q,3,同步十进制计数器,F,1,J,Q,CP,K,Q,0,Q,2,F,0,J,Q,K,F,2,J,Q,K,Q,1,Q,3,F,3,J,Q,K,J,0,K,0,1,J,2,K,2,Q,0,Q,1,J,1,Q,0,Q,3,K,1,Q,0,J,3,Q,2,Q,1,Q,0,K,3,1,例：,在图示电路中，试列出状态表，并分析其逻辑功能。

原状态,000,）,F,1,J,Q,1,CP,K,F,0,J,Q,0,K,F,2,J,Q,2,K,J,1,Q,0,图示电路为同步计数器,K,0,Q,1,J,0,Q,1,Q,2,J,2,Q,0,Q,。