微机接口存储器课件.ppt

第第7 7章章 半导体存储器及其接口半导体存储器及其接口教学重点n SRAM、、ROM与与CPU的连接的连接除采用磁、光原理的辅存外，其它存储除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主本章介绍采用半导体存储器及其组成主存的方法存的方法 半导体存储器概述n存储系统的层次结构存储系统的层次结构1、存储系统的层次结构n是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中2、常用的存储系统的层次结构n主要由高速缓冲存储器Cache、主存储器和辅助存储器组成，如图所示CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）n存储器的分类存储器的分类n1、按存储介质分类n 半导体存储器、磁表面存储器、光表面存储器n2、按存储器的读写功能分类 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失n3、按用途分类n 内存储器、外存储器n4、按在微机系统中的作用分类n 主存储器、辅助存储器、高速缓冲存储器n5、按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （（ROM））随机存取存储器随机存取存储器（（RAM））静态静态RAM（（SRAM））动态动态RAM（（DRAM）） 非易失非易失RAM（（NVRAM））掩膜式掩膜式ROM一次性可编程一次性可编程ROM（（PROM）） 紫外线擦除可编程紫外线擦除可编程ROM（（EPROM））电擦除可编程电擦除可编程ROM（（EEPROM））只读存储器ROMn掩膜掩膜ROM：：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：：用用紫紫外外光光擦擦除除，，擦擦除除后后可可编编程程；；并允许用户多次擦除和编程并允许用户多次擦除和编程nEEPROM（（E2PROM））：：采采用用加加电电方方法法在进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlash Memory（（闪闪存存））：：能能够够快快速速擦擦写写的的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除随机读写存储器RAM分类组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统存储器的基本性能指标n 1、存储容量 与地址线位数有关n （1）存储容量=存储器单元数×每单元二进制位数n （2）换算关系： 与数据线位数有关n 1KB=1024Bn 1MB=1024KBn 1GB=1024MBn2、存取速度n （1）存取时间 （2）存取周期n 3、可靠性，功耗，价格等随机读写存储器：随机读写存储器：静态静态RAM（（SRAM））基本存储电路n动态动态RAM（（DRAM））n动态RAM的刷新 为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入n 动态RAM举例 只读存储器只读存储器——ROMn只读存储器（ROM）是一种工作时只能读出，不能写入信息的存储器。

在使用ROM时，其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序、BIOS程序等只要一接通电源，这些程序就能自动地运行掩膜只读存储器掩膜只读存储器 可编程只读存储器可编程只读存储器—PROM  光可擦除可编程只读存储器光可擦除可编程只读存储器—EPROM  电可擦除可编程只读存储器电可擦除可编程只读存储器—E2PROM 一种可以用电擦除和编程的只读存储器一种可以用电擦除和编程的只读存储器闪存闪存——Flash Memory存储器与微处理器的连接n存储器的工作时序存储器的工作时序存储器读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSnTA读取时间读取时间从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间存储器写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSnTW写入时间写入时间从写入命令发出到数据进入存储单元的时间从写入命令发出到数据进入存储单元的时间写信号有效时间写信号有效时间nTWC写入周期写入周期两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间8086存储器结构n分为偶地址存储体和奇地址存储器分为偶地址存储体和奇地址存储器n偶地址存储体与偶地址存储体与D7~D0连接，连接，A0=0n奇地址存储体与奇地址存储体与D15~D8连接连接,BHE*=0n如如果果低低字字节节在在偶偶地地址址存存储储体体，，高高字字节节在在奇奇地地址址存存储储体体时时，，一一个个总总线线周周期期即即可可完完成成16位位数数据传送。

据传送 补充：半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS①① 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息②② 地址译码电路地址译码电路n根根据据输输入入的的地地址址编编码码来来选选中中芯芯片片内内某某个个特特定定的的存存储单元储单元 ③③ 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作① 存储体n每每个个存存储储单单元元具具有有一一个个唯唯一一的的地地址址，，可可存存储储1位位（（位位片片结结构构））或或多多位位（（字字片片结构）二进制数据结构）二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量＝芯片的存储容量＝2M×N＝存储单元数＝存储单元数×存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 ② 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构③ 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。

有效时，芯片内数据输出控制读操作有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE*n控制写操作有效时，数据进入芯片中控制写操作有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线 典型芯片举例：随机存取存储器静态静态RAMSRAM 2114SRAM 6116动态动态RAMDRAM 4116DRAM 2164 静态RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、、8、、16等）等）n每个存储单元具有一个地址每个存储单元具有一个地址n6116 (2K   8 = 16KBIT)工作方式真值表工作方式真值表SRAM 6116 动态RAMnDRAM的的基基本本存存储储单单元元是是单单个个场场效效应应管管及及其极间电容其极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址动态RAM举例 存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址n随随后后，，列列地地址址选选通通信信号号CAS*有有效效，，传传送送列列地地址址，，CAS*相当于片选信号相当于片选信号n读写信号读写信号WE*读有效（高电平）读有效（高电平）n数据从数据从DOUT引脚输出引脚输出DRAM芯片4116（与书2118同）n存储容量为存储容量为16K×1n16个个引脚：引脚：n7根地址线根地址线A6～～A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM 4116的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRASDRAM 4116的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地址有效，传送列地址n读写信号读写信号WE*写有效（低电平）写有效（低电平）n数据从数据从DIN引脚进入存储单元引脚进入存储单元DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新n行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址n列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址n芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新n没有数据输入输出没有数据输入输出n存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新nDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新DRAM芯片2164（同书4164）n存储容量为存储容量为64K×1n16个个引脚：引脚：n8根地址线根地址线A7～～A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109 只读存储器n在微机系统的运行过程中，只能对其进 行读操作，而不能进行写操作的一类存储器 9.3 只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A EPROMn顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，，用用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一一般般使使用用专专门门的的编编程程器器（（烧烧写写器器））进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出出厂厂未未编编程程前前，，每每个个基基本本存存储储单单元元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息0EPROM芯片2716n存储容量为存储容量为2K×8n24个个引脚：引脚：n11根地址线根地址线A10～～A0n8根数据线根数据线DO7～～DO0n片选片选/编程编程CE*/PGMn读（写）读（写）OE*n编程电压编程电压VPP功能功能功能功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764n存储容量为存储容量为8K×8n28个个引脚：引脚：n13根地址线根地址线A12～～A0n8根数据线根数据线D7～～D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPP功能功能功能功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图 EEPROMn用用加加电电方方法法，，进进行行在线（（无无需需拔拔下下，，直直接接在在电电路路中中））擦擦写写（（擦擦除除和和编编程程一一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线 半导体存储器与CPU的连接n这是本章的重点内容这是本章的重点内容nSRAM、、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口 存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线存储器容量的形成与寻址存储器容量的形成与寻址 （1）用2114组成1K×8位RAM  （2）用2114组成2K×8位RAM n微处理器与存储器的连接微处理器与存储器的连接 n （1）CPU总线的带负载能力n （2）存储器与CPU之间的速度匹配 n （3）数据线、地址分配和译码 1. 存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”位扩充2114（（1））A9～～A0I/O4～～I/O1片选片选D3～～D0D7～～D4A9～～A02114（（2））A9～～A0I/O4～～I/O1CECEn多多个个位位扩扩充充的的存存储储芯芯片片的的数数据据线线连连接接于于系系统统数据总线的不同位数数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”2. 存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的低位地址总线相连的低位地址总线相连n寻寻址址时时，，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的的，，我我们们称称为为“片内译码片内译码”片内译码A9～～A0存储芯片存储芯片000H001H002H…3FDH3FEH3FFH全全0全全100…0000…0100…10…11…0111…1011…11范围（范围（16进制）进制）A9～～A03. 存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进进行行“地地址址扩扩充充”，，需需要要利利用用存存储储芯芯片片的的片选端对多个存储芯片（组）进行寻址片选端对多个存储芯片（组）进行寻址n这这个个寻寻址址方方法法，，主主要要通通过过将将存存储储芯芯片片的的片片选端与系统的选端与系统的高位地址线高位地址线相关联来实现相关联来实现n这这种种扩扩充充简简称称为为“地地址址扩扩充充”或或“字字扩扩充充”地址扩充（字扩充）片选端片选端D7～～D0A19～～A10A9～～A0（（2））A9～～A0D7～～D0CE（（1））A9～～A0D7～～D0CE译码器00000000010000000000片选端常有效A19～～A15A14～～A0  全全0～全～全1D7～～D027256(32k*8)EPROMA14～～A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽虽简简单单易易行行、、但但无无法法再再进进行行地地址址扩扩充充，，会会出出现现“地址重复地址重复”地址重复n一个存储单元具有一个存储单元具有多个存储地址多个存储地址的现象的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使使用用地地址址：：出出现现地地址址重重复复时时，，常常选选取取其其中中既既好好用用、、又又不不冲冲突突的的一一个个“可可用用地地址址”n例如：例如：00000H～～07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好 译码和译码器n译译码码：：将将某某个个特特定定的的“编编码码输输入入”翻翻译译为唯一为唯一“有效输出有效输出”的过程的过程n译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑n译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器n常用的常用的2:4译码器：译码器：74LS139n常用的常用的3:8译码器：译码器：74LS138n常用的常用的4:16译码器：译码器：74LS154 线选译码n只只用用少少数数几几根根高高位位地地址址线线进进行行芯芯片片的的译译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例A14A12～～A0A13(1)2764(2)2764 CECE切记： A14 A13＝＝00的情况不能出现00000H～～01FFFH的地址不可使用A19～～ A15A14 A13A12～～A0一个可用地址一个可用地址12××××××××××1 00 1全全0～全～全1全全0～全～全104000H～～05FFFH02000H～～03FFFH部分译码n只只有有部部分分（（高高位位））地地址址线线参参与与对对存存储芯片的译码储芯片的译码n每每个个存存储储单单元元将将对对应应多多个个地地址址（（地地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例138A17 A16A11～～A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～～ A15A14～～ A12A11～～A0一个可用地址一个可用地址1234××10×××10×××10×××10×000001010011全全0～全～全1全全0～全～全1全全0～全～全1全全0～全～全120000H～～20FFFH21000H～～21FFFH22000H～～22FFFH23000H～～23FFFH 全译码n所所有有的的系系统统地地址址线线均均参参与与对对存存储储单单元元的的译码寻址译码寻址n包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（（片片内内译译码码）），，高高位位地地址址线线对对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）n采采用用全全译译码码，，每每个个存存储储单单元元的的地地址址都都是是唯一的，唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12～～A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12～～A0A19A18A17A16A15A14 A13片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最高位地址线最高位地址线n在在系系统统中中，，主主要要与与地地址址发发生生联联系系：：包包括括地地址址空空间间的的选选择择（（接接系系统统的的IO/M*信信号号））和和高高位位地地址址的的译译码码选选择择（（与与系系统统的的高高位位地地址线相关联）址线相关联）n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关闭闭内内部部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用4. 存储芯片的读写控制n芯片芯片OE*与系统的读命令线相连与系统的读命令线相连n当当芯芯片片被被选选中中、、且且读读命命令令有有效效时时，，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线n芯片芯片WE*与系统的写命令线相连与系统的写命令线相连n当当芯芯片片被被选选中中、、且且写写命命令令有有效效时时，，允许总线数据写入存储芯片允许总线数据写入存储芯片 存储芯片与CPU的配合n存存储储芯芯片片与与CPU总总线线的的连连接接，，还还有有两两个很重要的问题：个很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能能否否带带动动总总线线上上包包括括存存储储器器在在内内的的连接器件连接器件n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合1. 总线驱动nCPU的总线驱动能力有限的总线驱动能力有限n单单向向传传送送的的地地址址和和控控制制总总线线，，可可采采用用三三态态锁锁存存器器和和三三态态单单向向驱驱动动器器等等来加以锁存和驱动来加以锁存和驱动n双双向向传传送送的的数数据据总总线线，，可可以以采采用用三三态双向驱动器来加以驱动态双向驱动器来加以驱动2. 时序配合n分分析析存存储储器器的的存存取取速速度度是是否否满满足足CPU总线时序的要求总线时序的要求n如果不能满足：如果不能满足：n考虑更换芯片考虑更换芯片n总线周期中插入等待状态总线周期中插入等待状态TW切记：时序配合是连接中的难点教学要求教学要求1. 了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2. 熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3. 掌握典型芯片的引脚功能；掌握典型芯片的引脚功能；4. 理理解解SRAM读读写写原原理理、、DRAM读读写写和和刷刷新原理、新原理、EPROM和和EEPROM工作方式工作方式第第9 9章教学要求章教学要求（续）（续）5. 掌掌握握存存储储芯芯片片与与CPU连连接接的的方方法法，，特别是片选端的处理；特别是片选端的处理；6. 了了解解存存储储芯芯片片与与CPU连连接接的的总总线线驱动和时序配合问题。

驱动和时序配合问题习题习题实验实验 SRAM SRAM实验实验n 参考实验指导书参考实验指导书 提提示示。