译码器及数据选择器的应用.doc

译码器及数据选择器的应用一、实验目的1．掌握译码器（74LS138）的逻辑功能和使用方法2．掌握数据选择器（74LS151）的逻辑功能和使用方法二、实验原理译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便1.译码器一个n变量的译码器的输出包含了n变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器 (74LS138) ，有三个选通端、和，只有当=1、+=0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平利用选片作用也可以将多片连接起来以扩展译码器的功能8个输出包含3个变量的全部最小项的译码表5.1.4-1是3线／8线译码器的功能表用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路 图1 74LS138（3线/8线译码器）2.数据选择器一个n个地址端的数据选择器，具有对2 n个数据选择的功能。

例如，八选一数据选择器（74LS151），如图2所示，n＝3，可完成八选一的功能，见表2由真值表可写出：数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上 图2 74LS151（八选一数据选择器） 表5.1.4-2 74LS151功能表控 制输 入输 出 Y 1× × ×0 100 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 三、实验仪器及器材 数字实验箱一台，集成芯片74LS00、74LS20、74LS138、74LS151各一块，导线若干四、实验内容1. 三输入变量译码器(74LS138) １）功能测试：地址输入端Ａ2Ａ1Ａ0是一组三位二进制代码，其中Ａ２权最高，Ａ0权最低按实验电路图3接线，将实现结果填入功能表3中。

表 3输 入输 出A2 A1 A0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 Y0A1 Y1A0 Y2Y3Y4Sa Y5Sb Y6Sc Y7 74LS138 1图3 电路图２）用译码器（74LS138）和与非门（74LS20）实现多输出逻辑函数首先进行功能设计并确定实验步骤：（1） 将函数Ｆ1和Ｆ2化为最小项表达式，并进行变换，即： = m1 + m 2 + m 3 + m 5 = 由3线／８线译码器功能表可知，每一个输出信号只对应一个最小项，即：则： （2）将输入变量Ａ、Ｂ、Ｃ分别加到译码器的地址输入端Ａ2Ａ1Ａ0，用与非门作为Ｆ1、Ｆ2 的输出门，就可以得到译码器实现Ｆ1、Ｆ2 函数的逻辑电路。

3）设计完成电路图4，将测试结果填入真值表4中A2 Y0A1 Y1A0 Y2Y3Y4Sa Y5Sb Y6Sc Y7 && F1 74LS138 1 F2 图 4 电路图A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1表42．八选一数据选择器（74LS151）D0 D1 D2 YD3D4 74LS151D5D6D7S A2 A1 A01）功能测试：测试电路如图5所示，是片选端，＝0时数据选择器工作，否则被禁止。

2）验证Ａ2Ａ1Ａ0为000，D0路选通，D0数据由Ｙ输出：将D0接逻辑电平，当D0的数据输入为0时，Ｙ应输出0；当D0的数据输入为１时，Ｙ应输出1，这表明Ｙ输出为D0，其他验证于此类同 A B C 图 5 电路图 表5A B CF00 0 000 0 100 1 000 1 101 0 001 0 101 1 001 1 11× × ×3）用八选一数据选择器（74LS151）设计一个三路表决器。

该电路有A、B、C三个输入端，分别表示三个人的表决情况，“同意”为1态，“不同意”为0态，当多数同意时，输出为1态，否则为0态1） 根据题意列出真值表，写出最小项逻辑表达式： F = 设计完成实验电路图（见图6），并将测试结果填入表6中D0 D1 D2 YD3D4 74LS151D5D6D7S A2 A1 A0 表6A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 A B C 图6 电路图 五、实验报告分析提示阅读本实验内容，完成实验内容的电路设计六、思考题1．分析74LS138的、、端和74LS151的端的作用。

2．总结用译码器和多路选择器设计组合电路的方法。