版图设计的艺术幻灯片.ppt

亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.Art of Layout2021/8/21亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.主要工作注意事项主要工作注意事项一.画之前的准备工作二.与circuit designer沟通三.layout的金属线尤其是电源线、地线四.保护环五.衬底噪声六.管子的匹配精度七.一般性注意事项 八.有待解决的问题2021/8/22亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.一.Layout之前的准备工作 1.先估算芯片面积： 先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到总的芯片面积 2.Top－Down设计流程： 先根据电路规模对版图进行整体布局，芯片的整体布局包括主要单元的形形状状大大小小以以及及位位置置安安排排，电源和地的布局，输入输出引脚的放置等，统计整体芯片的引引脚脚个个数数，包包括括测测试试点点也也要要确确定定好好，严格确定每个模块的引引脚脚属属性性、位置位置 。

2021/8/23亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.详细的整体布局的考虑因素详细的整体布局的考虑因素a.模块的放置应该与信号的流向一致模块的放置应该与信号的流向一致 ，每个模块一定按照确定好的引脚位置引出自己的连线 b.保证主信号信道简单通畅，连线尽量短、少拐弯、等长连线尽量短、少拐弯、等长 c.不同模块的电源、地分开，以防干扰不同模块的电源、地分开，以防干扰 ，电源线的寄生电阻尽可能减小，避免各模块的电源电压不一致 d.尽可能把电容、电阻和大管子放在侧旁，利于提高电路的抗干尽可能把电容、电阻和大管子放在侧旁，利于提高电路的抗干扰能力 2021/8/24亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.二.与circuit designer沟通1.目的：搞清楚电路的结构和工作原理 ，明确电路设计中对版图有特殊要求的地方（可能出现问题的地方）2.包含内容：a.确保金属线的宽度和引线孔的数目金属线的宽度和引线孔的数目能够满足要求（各通路的电流在典型情况典型情况和最坏情况最坏情况的大小），尤其是电源线和地线的宽度。

b.差分对管、有源负载、电流镜、电容阵列、电阻阵列等要求匹配良好的子模块 c.电路中MOS管、电阻、电容对精度的要求 d.易受干扰的电压传输线 、高频信号传输线 2021/8/25亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.三.layout的金属线尤其是电源线、地线1.根据电路在最坏情况下的电流值来决定金属线的宽度以及接触孔根据电路在最坏情况下的电流值来决定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移的排列方式和数目，以避免电迁移 电迁移效应：所谓电迁移效应是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线在接触孔周围，电流比较集中，电迁移效应更加容易发生在接触孔周围，电流比较集中，电迁移效应更加容易发生 2. 避免天线效应 天线效应——长金属线（面积较大的金属线）在刻蚀的时候，会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行的），这时如果该金属直接与管子栅（相当于有栅电容）相连的话，可能会在栅极形成高电压会影响栅极氧化层的质量，降低电路的可靠性和寿命2021/8/26亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.天线效应的解决方法：用另外一层更高一层的金属来割断本层的大面积金属用另外一层更高一层的金属来割断本层的大面积金属，如下图所示。

2021/8/27亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.3.芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移，导致额外噪声的产生；寄生电容耦合会使信号之间互相干扰关于寄生电阻： a.镜像电流源内部的晶体管在版图上应该放在一起镜像电流源内部的晶体管在版图上应该放在一起 ，，然后通过连线引到各个需要供电的模块 b.加粗金属线加粗金属线 c.存在对称关系的信号的连线也应该保持对称，使得信号线的存在对称关系的信号的连线也应该保持对称，使得信号线的寄生电阻保持相等寄生电阻保持相等 2021/8/28亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd..信号连线对称的图例 2021/8/29亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.关于寄生电容 a.避免时钟线与信号线的重叠避免时钟线与信号线的重叠 b.两条信号线应该避免长距离平行，信号线之间交叉对彼此的两条信号线应该避免长距离平行，信号线之间交叉对彼此的影响比二者平行要小；影响比二者平行要小；c.c.输入信号线和输出信号线应该避免交叉；输入信号线和输出信号线应该避免交叉；d.d.对于易受干扰的信号线，在两侧加地线保护；对于易受干扰的信号线，在两侧加地线保护； e.e.模拟电路的数字部分，需要严格隔离开。

模拟电路的数字部分，需要严格隔离开 2021/8/210亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.四.保护环1.避免闩锁效应：最常见的Latchup诱因是电源、地的瞬态脉冲电源、地的瞬态脉冲，这种瞬态脉冲可能的产生原因是瞬时电源中断等，它可能会使引脚电位高于vdd或低于vss，容易发生latchup因此对于电路中有连接到电源或地的MOS管，周围需要加保护环2.容易发生latchup的地方：任何不与power supply、substrate相连的引脚都可能所以精度要求高时，要查看是否有引脚引线既不连power supply，也不连substrate，凡是和这样的引线相连的源区、漏区都要接保护环3.保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低，保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低，而且用深扩散材料而且用深扩散材料 2021/8/211亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.4. N N管的周围应该加吸收少子电子的管的周围应该加吸收少子电子的N N型保护环（型保护环（ntapntap），），ntapntap环接环接vddvdd；；P P管的周围应该加吸收少子空穴的管的周围应该加吸收少子空穴的P P型保护环型保护环（（ptapptap），），ptapptap环接环接gndgnd。

双环对少子的吸收效果比单环好双环对少子的吸收效果比单环好下图是一个N管保护环的例子2021/8/212亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.五 .衬底噪声(substrate noise)1.衬底噪声产生原因：源、漏-衬底pn结正偏导通，或者电源连线接点引入的串绕，使得衬底电位会产生抖动偏差，这称为衬底噪声 2.解决方法：a.对于轻掺杂的衬底，要用保护环把敏感部分电路包围起来对于轻掺杂的衬底，要用保护环把敏感部分电路包围起来 b.把把gndgnd和衬底在片内连在一起，然后由一条线连到片外的全和衬底在片内连在一起，然后由一条线连到片外的全局地线局地线, ,使得使得gndgnd和衬底的跳动一致，也可以消除衬底噪声和衬底的跳动一致，也可以消除衬底噪声 c.场屏蔽作用：每个每个blockblock外围一层金属（外围一层金属（ptapptap），），使每单元使每单元模块同电势模块同电势，而且模块之间不相互影响 2021/8/213亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.3.衬底可靠电位的连接： a.尽量把衬底与电源的接触穿孔（尽量把衬底与电源的接触穿孔（substrate contactsubstrate contact））的位置的位置和该位置的管子的衬底注入极（和该位置的管子的衬底注入极（substrate injectorsubstrate injector））的距离缩小，的距离缩小，距离越近越好距离越近越好，因为这种距离的大小对衬底电位偏差影响非常大。

b.把衬底接触孔的数量增多，尽量多打孔把衬底接触孔的数量增多，尽量多打孔，保证衬底与电源的接触电阻较小 2021/8/214亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.六.管子的匹配精度 1.1.电流成比例关系的电流成比例关系的MOSMOS管，应使电流方向一致，版图中晶体管尽管，应使电流方向一致，版图中晶体管尽量同向量同向，开关管可以忽略2.配置dummy器件，使版图周边条件一致，结构更加对称下图是dummy电容的使用dummy器件的配置：为了使得器件B周边的电周边的电特性比较一致特性比较一致，会在版图中加入dummy cell（如图4中右边的电容），尽管它在电路中是多余的 2021/8/215亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.3.在处理匹配性要求高的对管（如差分输入对管）时，采用交叉对称的结构比较好 下图为晶体管交叉对称 2021/8/216亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.4. MOS器件的匹配主要有四方面影响因素：（1）栅面积：匹配度与有源区面积（S=WL）成反比关系。

（2）栅氧化层厚度：一般薄栅氧化层的管子的匹配度较高； （3）沟道长度调制：管子的不匹配与VGS的不匹配成正比，与沟道长度成反比； （4）方向（orientation）：沿晶体不同轴向制作的管子的迁移率不同，这就会影响管子跨导的匹配度；把需要匹配的一组管子放在一把需要匹配的一组管子放在一个个cellcell中中 ，避免因旋转cell而产生的方向不匹配 2021/8/217亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.5.dummy器件的详细讲述：如果周边环境不同，会使工艺中的刻蚀率不同，比如：线宽大，刻蚀率大，刻蚀的快刻蚀的快慢会影响线电阻等电学参数例子：尺寸较大的管子被拆成小管子并联时，要在两端的小管的栅旁尺寸较大的管子被拆成小管子并联时，要在两端的小管的栅旁加上加上dummy gatedummy gate，，这样可以保证比较精确的电流匹配这样可以保证比较精确的电流匹配而且这种而且这种dummy gatedummy gate的宽度可以比实际的栅宽小的宽度可以比实际的栅宽小各个小管子的各个小管子的gate gate 最好用最好用metalmetal联起来，如果用联起来，如果用polypoly连会引起连会引起刻蚀率的偏差。

刻蚀率的偏差详细图例如下：详细图例如下： 2021/8/218亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.. 2021/8/219亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.6.主要单元电路的匹配：差分对的管子位置和连线长短都要对称，能合分对的管子位置和连线长短都要对称，能合为一条线的连线就要合；差分对主要使为一条线的连线就要合；差分对主要使V VGSGS匹配，而电流镜主要使匹配，而电流镜主要使I ID D匹匹配配7. MOS匹配的几点注意：a. contactcontact孔、孔、metalmetal走线不要放在有源区内走线不要放在有源区内 ，如果如果metalmetal一定要跨过一定要跨过有源区的话，就应该加入有源区的话，就应该加入dummy dummy 走线 b.最好把匹配管子放在远离深扩散边缘的地方，至少要两倍结深最好把匹配管子放在远离深扩散边缘的地方，至少要两倍结深N-N-wellwell属于深扩散，属于深扩散，PMOSPMOS也要放在阱内距离阱边较远处。

也要放在阱内距离阱边较远处c.c.尽量使用尽量使用NMOSNMOS管来作匹配管，因为管来作匹配管，因为NMOSNMOS比比PMOSPMOS更易达到匹配更易达到匹配 d.为避免由为避免由gradientgradient引起的引起的mismatchmismatch，，采用采用conmmon-centroid layoutconmmon-centroid layout同心结构，且尽量紧密同心结构，且尽量紧密 ，差分对可用差分对可用cross-coupled pairscross-coupled pairs结构 e.匹配器件要远离功率器件摆放，匹配器件要远离功率器件摆放，功耗大于50mw的就属于功率器件 2021/8/220亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.8.大功率供电的版图及大功率供电的版图及W W、、L L比较大的器件的版图比较大的器件的版图 （1）W较大的管子应拆成小单元并联 ，拆成多少个单元原则是：每个单元的电阻要小于所有单元连起来后的总的每个单元的电阻要小于所有单元连起来后的总的2）如果拆成的单元数过多，应分两排摆放如果拆成的单元数过多，应分两排摆放。

（3）大功率供电：一般问题出现在有大电流的地方，避免电迁移9.电源线、地线、信号线的布线电源线、地线、信号线的布线 a.不同电路的电源线和地线之间会有一些噪声影响，比如模拟电路和数字电路的电源和地线，还有一些敏感电路的电源线、地线这就需要把他们保护起来，保证它们不互相影响 b.数字电路和模拟电路的gnd要分开 2021/8/221亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.c.信号线的布线 ：*如果两条信号线的走向平行，平行线间的寄生电容会把两个信号耦合，产生噪声两临近信号线上的信号相互影响称为串绕（crosstalk）减少串绕的方法 ：采用差分结构把采用差分结构把crosstalkcrosstalk化为共模扰动化为共模扰动 *对敏感信号线进行保护 ，方法：把敏感信号线屏蔽起来把敏感信号线屏蔽起来例如：在模拟信号线的两边用同层金属画两条地线，这就对该例如：在模拟信号线的两边用同层金属画两条地线，这就对该信号线进行了横向平面的保护信号线进行了横向平面的保护 * *将敏感电路部分与易产生噪声的地方（如：衬底注入极）将敏感电路部分与易产生噪声的地方（如：衬底注入极）间距加大。

间距加大 d.d.地线、电源线上尽量多的打孔，以保证地线、电源线上尽量多的打孔，以保证P P型衬底良好接地和型衬底良好接地和NwellNwell的良好接触的良好接触 2021/8/222亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.七.一般性注意事项1.1.GridGrid网格的大小不宜随意改动网格的大小不宜随意改动 2.2.引线孔千万不要叠在一起引线孔千万不要叠在一起，应该并排放在一起 ，影响成品率 3.走线相接触的地方，最好是overlapoverlap一下，以保证良好接触 4.不要处处要求最小尺寸，应该略有冗余略有冗余5.5.引脚的命名需要规范化，尽量都用英文字母引脚的命名需要规范化，尽量都用英文字母 6.6.走线尽量多用走线尽量多用M3M3、、M4M4（（电流承受能力强，电阻率小）电流承受能力强，电阻率小） 2021/8/223亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.八.遗留的问题 1.在版图Core外地空余地方加入旁路电容的大小，极性？ 2.电源的ESD保护要格外注意！ 3.电阻的匹配，电阻的结构、宽度给多少合适？如何排列比较精确？ 2021/8/224亚芯亚芯 微微 电电 子子 有有 限限 公公 司司 Asian Microelectronics Co.,Ltd.部分资料从网络收集整理而来，供大家参考，感谢您的关注！。