微机原理课程设计用8088构成最小系统.docx

0微机原理课程设计微机原理课程设计学号：学号： 0411302404113024班级：班级： 041131041131姓名：姓名： 何怡何怡1目录目录概述…………………………………………………………一．8088CPU及其引线功能………………………………………二．8088CPU的内部结构…………………………………………三．芯片介绍……………………………………………………1·地址锁存器8282（74LS373）…………………………………………2·数据双向收发器8286 （74LS245）………………………………3·6264（SRAM）的引脚………………………………………………4·2764（EPROM）的引线、功能…………………………………… 5·中断控制器8259A………………………………………………6·并行接口芯片8255A……………………………………………7·数模变换器0832…………………………………………………四．电路介绍………………………………………………1·8088最小系统地址总线、数据总线、控制总线的形成…………………………………………………………………2·存储器电路及译码电路设计…………………………………3·8位A/D变换接口电路 ………………………………………4·8位D/A变换接口驱动直流电机 ……………………………25·步进电机控制电路 …………………………………………186·8259中断实验…………………………………………………19五．设计心得………………………………………………20概述概述一、课程设计的要求一、课程设计的要求（1）用8088构成最小系统，完成数据总线，地址总线，控制总线的电路设计（2）用0809组成8位温度A/D变换接口电路（3）用0832组成8位D/A变换接口电路驱动直流电机（4）用8255和8253组成步进电机控制电路(5)用两片2764完成ROM的扩展，设计地址分配译码电路，地址为FFFF0H~FFFFFH（6）用两片6264完成RAM的扩展，设计地址分配译码电路，地址为0000H~3FFFH3·系统的总体组成1处理器芯片选用8088，当8088的MN/MX引脚接+5V电压时，8088工作在最小方式下。

① 时钟发生器采用8284A芯片② 主微处理器 CPU 选用 8088 芯片③ 总线锁存器采用 74LS373，用 ALE 的下降沿锁存由于 8088 中地址线有 20条，所以地址锁存要三个 8282④ 数据收发器用来对数据进行缓冲和驱动，并控制数据发送和接收方向，向 CPU 传送 IO 的数据或向 IO 传送 CPU 提供的数据同样由于 8088 中数据线只有 8 条，所以数据收发器只要一个 8286 就可以了⑤ 地址译码器采用 74LS138，用地址线的高三位（即 A19、A18、A17 三位）译码输出 Y0-Y7，共可以控制 8 个 I/O 芯片4在最小方式下，8088CPU 会直接产生全部总线控制信号2）只读存储器采用 ROM 芯片 2764（或 27128），随机存储器 6264（或62128）3）A/D 转换采用 0809 芯片4）用 0832 D/A 转换芯片的模拟信号去驱动直流电机5）8253+8255 去控制步进电机6）显示器控制电路7）键盘控电路8）时钟电路、加电复位和复位电路9）地址分配ROM 1：0000H~1FFFHROM2:2000H~3FFFH8254:4000H~计数器 4010H +00H 计数器 1: 4010H +01H 计数器 2: 4010H +02H 控制寄存器：4010H +03H8255: 4010H 5A 口：4020H+00H B 口：4020H+01H C 口：4020H+02H 控制寄存器：4020H+03H0809:4020H0832：4030HRAM1:8000H~9FFFHRAM2:A000H~BFFFHROM: 0000H—3FFFHRAM: 8000H--BFFFHAD: 00H—07HDA: 40H—41H键盘相关：100H—103H显示相关：140H—141H步进电机相关：200H—207H功能描述：在最小方式下，8088CPU 产生全部总线控制信号，由 2764 和 6264 构成了 16KB的 ROM 和 16KB 的 RAM，在此基础上，分别实现接口逻辑一一·8088CPU·8088CPU 及其引线功能及其引线功能68088CPU 是一块具有 40 条引出线的集成电路芯片，其个引出线的定义如图1,，所示。

为了减少芯片的引线，有许多引线具有双重功能，采用分时复用的工作方式，及在不同的时刻，这些引线上的信号是不同的同时，8088CPU 上有 MN/MX 输入引线，用以决定 8088CPU 工作在哪种模式下，当 MN/MX=1 时，8088CPU 工作在最小模式下此时，构成的微型机中包括一个 8088CPU，且系统总线由 CPU 的引线形成，微型机所用的芯片最少当 MN/MX=0 是，8088CPU 工作在最大模式下在此模式下，构成的微型计算机中除了有 8088CPU 之外，还可以接另外的 CPU（如 8087）,构成多微处理器系统同时，这时的系统总线要由 8088 的 CPU 的引线和总线控制器（8288）共同形成，可以构成更大规模的系统1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020212122222323242425252626272728282929303031313232333334343535363737383839394040GNDGNDA14A14A13A13A12A12A11A11A10A10A9A9A8A8AD7AD7AD6AD6AD5AD5AD4AD4AD3AD3AD2AD2AD1AD1AD0AD0NMINMIINTRINTRCLKCLKGNDGNDINTELINTEL80888088CPUCPUVccVccA15A15A16/S3A16/S3A17/S4A17/S4A18/S5A18/S5A19/S6A19/S6SSOSSOMN/MXMN/MXRDRDHOLDHOLD(RQ/GTO)(RQ/GTO)HLDAHLDA(RQ/GT1)(RQ/GT1)WRWR(LOCK)(LOCK)M M(S2)(S2)DT/RDT/R(S1)(S1)DENDEN(S0)(S0)ALEALE(QS0)(QS0)INTAINTA(QS1)(QS1)TESTTEST READYREADYRESETRESET8088最最最最图１ 8088 微处理器引线图8088 最小模式下的引线7在最小模式下，8088ＣＰＵ的引线如图１所示，（不包括括号内的信号），它们是：A16~A19/S3~S6:这是 4 条时间复用,三态输出的引线，在 8088CPU 执行指令的过程中。

某一时刻从这 4 条线上送出地址的最高 4 位—A16~A19，而在另外的时刻，这四条线送出状态 S3~S6这些状态信息里，S6始终为低，S5指出状态寄存器中的中断允许标志的状态，它在每个时钟周期开始时被更新，S4和 S3用来指示 CPU 现在使用的段寄存器在 CPU 进行输入输出操作时，不使用这四位地址，故在送出地址的时间里，这4 条线输出低电平在一些特殊的情况下（如复位或 DMA 操作时），这 4 条线还可以处于高阻（或浮空或三态）状态A8~A15：它们是三态输出引线，在 CPU 寻址内存或接口时，由这些引线送出地址 A8~A15，在某种特殊情况下，这些引线也可以处于高阻状态AD0~AD7：它们是地址·数据分时复用的输入输出信号线，其信号是经三态门输出地，由于 8088 微处理器只有 40 条引脚，而它的数据线为 8 位，地址线为 20 位，因此引线数不能满足输入输出的要求于是在 CPU 内部就采用时分多路开关，将低八位地址信号和 8 位数据信号综合后通过 8 条引脚输入输出，利用定时信号区分是是数据信号还是地址信号通常 CPU 在读写存储器和外设时，总是要先给出存储单元的地址或外设单元的地址，然后才读写数据，因此地址数据在时序上是有 先后的.IO/M：它是 CPU 的三态输出控制信号，用于区分当前操作是访问存储器还是访问 IO 端口，若引脚输出低电平，则访问存储器，若引脚输出高电平，则访问 IO 端口。

WR:它是 CPU 的三态输出控制信号，该引脚输出低电平时，表示 CPU 正处于写存储器或写 IO 端口的状态DT/R：它是 CPU 的三态输出控制信号，用于确定数据传送的方向高电平为发送方向，低电平为接收方向8DEN：这是 CPU 经三态门输出的控制信号，该引脚为低电平时，表示数据总线上有有效的数据它在每次访问内存或接口以及在中断响应期间有效它常用作数据总线驱动器的片选信号ALE：三态输出控制信号，高电平有效，当它有效时，表明 CPU 经其引线送出有效的地址信号，因此，它常作为锁存控制信号讲 A0~A19锁存于地址锁存器的的输出端RD：它是读选通三态输出信号，低电平有效，当其有效时表示 CPU 正进行存储器的读或 IO 口的读操作READY：它是准备就绪输入信号，高电平有效，当 CPU 对存储器和 IO 口进行操作时，在 T3周期开始采样 READY 信号，若其为底，表明被访问存储器或 IO口还未准备好数据，则应在 T3周期以后插入 TWAIT（等待周期），然后在 TWAIT周期中采样 READY 信号，直到 READY 信号有效，TWAIT信号才可以结束，进入 T4周期，完成数据传送。

INTR：它是可屏蔽中断请求输入信号，高电平有效，CPU 在每条指令执行的最后一个 T 状态采样该信号以决定是否进入中断响应周期TEST：它是可用 WAIT 指令对该引脚尽心测试的输入信号，低电平有效，当该信号有效时，CPU 继续执行程序，否则 CPU 进入等待状态，这个信号在每个时钟周期的上升沿由内部电路进行同步NIM：它是非屏蔽输入中断信号，边沿触发，上升沿有效，这条引脚上的信号不能用软件进行屏蔽，所以由高到低的变化将使 CPU 在执行指令结束后就引起中断RESET：它是 CPU 的复位输入信号，高电平有效，为使 CPU 完成内部复位过程，该信号至少在 4 个时钟周期内保持有效INTA:它是 CPU 输出地中断响应信号，是 CPU 对外部输入的 INTR 中断请求信号的响应，在响应中断的过程中，由 INTR 引出端送出两个负脉冲，可用做外部中断源的中断向量码的读选通信号9HOLD：它是高电平有效的输入信号，用于向 CPU 提出保持请求，HLDA：这是 CPU 对 HOLD 请求的响应信号，是高电平有效的输出信号当CPU 收到有效的 HOLD 信号后，就会对做出响应：一方面使 CPU 的所有三态输出地地址信号·数据信号和相应的控制信号变为高阻状态；同时还输出一个有效的 HLDA，表示处理器已放弃对总线的控制。

当 CPU 检测到 HOLD 信号为底时，就立即使 HALD 信号变低，同时恢复对总线的控制SSO：该信号对 8088 的 34 脚，是一条状态输出线，低电平有效它与IO/M 和 DT/R 一起决定最小模式下现行总线周期的状态SSO 与 IO/M、DT/R的组合及对应的操作见下表M/IO DT/R SSO 操作1 0 0 中断响应 1 0 1 读 I/O 端口1 1 0 写 I/O 端口1 1 1 暂停（Halt） 0 0 0 取指令操作码0 0 1 读存储器0 1 0 写存储器0 1 1 无源CLK：这个是时钟信号输入端，由它提供 CPU 和总。