计算机组成原理-知识点总结.doc

精品word文档 值得下载 值得拥有----------------------------------------------一、和周期、时间有关的概念1、总线周期完成一次总线操作的时间ﻩ分四个阶段(1）申请分配阶段：由需要使用总线额的主模块提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者2)寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令,启动参与本次传输的从模块３)传数阶段:主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块4)结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权2、存取周期 连续进行两次独立的存储器操作所需的最小时间间隔;3、时钟周期ﻩ震荡周期,时钟频率的倒数,是计算机最基本的、最小的时间单位，在一个时钟周期内,CPU仅完成一个最基本的动作，即微指令４、指令周期 ＣＰU每取出并执行一条指令所需的全部时间成为指令周期,及完成一条指令的时间5、存取时间 存储器操作到完成该操作所需的全部时间．６、Cache平均访问时间7、平均寻址时间ﻩ寻道时间+等待时间二、各判优逻辑１、总线判优逻辑 三种方法（1)链式查询(2）计数器定时查询（3）独立请求方式２、IO设备中断源的判优ﻩ硬件方法、软件方法3、　屏蔽技术改变优先级　优先级包含响应优先级和处理优先级,响应优先级是指CＰU响应各中断源请求的优先次序，这种次序往往是硬件线路已经设置好的，不便于改动。

处理优先级是指CPU实际对各中断源请求的处理优先次序如果不采用屏蔽技术,则响应的优先次序就是处理的优先次序４、 ＭM中多体模块存储器用“存控”对其他设备判优“存控”内有排队器 三、各章名词的缩写１、ＣPU(cｅntralﻩｐrｏceｓｓing ｕnｉｔ）中央处理器ＰC(ｐｒoｇramﻩcounteｒ)程序计数器ＩR(instruｃtion rｅｇistｅr）指令寄存器CU(ｃontroｌﻩｕｎit）控制单元ALＵ(ａrｉｔhｍeｔic loｇｉｃ uｎit)算数逻辑单元AＣC（ａｃcumuｌatｏr)累加器ＭQ(mutｉpｌｉer_quotiｅnｔ regisｔer）乘商寄存器MＡR(mｅmmｏryﻩaddress registｅｒ）存储地址寄存器MDR(meｍory data register）存储器数据缓存寄存器ＭＩPＳ(millｉon　inｓtructｉoｎ peｒ secｏｎｄ）每秒执行百万条指令数CＰI（cycle per iｎstructｉｏn)执行一条指令所需要的时钟周期(）机器主频的倒数FLOPS(fｌｏａtｉｎｇ　poｉnｔ ｏpeｒation peｒ sｅｃｏnd）浮点运算次数每秒,衡量运算速度３、KB　B b1 GB = 10２4 ＭB １ MB = 1024 KB 1 KＢ = 10２４ Ｂｙｔｅs(字节)１ Ｂyｔe = 8 bits（位）PＣI (ｐeｒipheraｌ component intｅrｃoｎnect)　外围部件互连BＳ 总线忙BG 总线同意信号ＢR　总线请求4、MM　(main meｍory)主存RAM (ramdｏm ａｃcesｓ ｍemoｒy） 随机存取存储器ＲOＭ (rｅad onｌｙ ｍemory)只读存储器Cacｈｅ高速缓冲存储器ｈ　h=Ｎｃ/（Nc+Ｎm) Nｃ为访问cacｈｅ的次数，Nｍ为访问主存的次数e 设tｃ为命中时的cacｈｅ访问时间，tm为未命中的主存访问时间,1—h表示未命中率,cａche—主存系统的平均访问时间ｔa为　tａ＝htｃ＋（１-ｈ)tmｅ表示访问效率:e=ｔc/ｔa ＊ 100%=ｔc/（ htc+(１—h)tm) ＊ 100%C 缓存的地址分为两段：高c位表示缓存的块号,低b位表示块内地址,2c　= C表示缓存块数,且C远小于Ｍ。

M　主存的地址分为两段:高ｍ位表示主存的块地址，低b位表示块内地址，则2m ＝ M 表示主存的块数５、DMA 　直接存储器存取IＮTＲ　 中断请求触发器ＭASＫ　　屏蔽触发器ＩＮTP 设备中断请求触发器EIＮT 允许中断触发器ＡR 主存地址寄存器WC 字计数器BＲ 　数据缓冲寄存器DREQ 向ＤＭA接口提出申请HRQ　　 发出总线使用权的请求信号HＬDA CPU发出的响应信号DACK通知设备已被授予一个 DＭＡ 周期四、功能与组成１、Cａche的组成　 主要由三大部分组成:Caｃｈe存储体：存放由主存调入的指令与数据块.地址转换部件:建立目录表以实现主存地址到缓存地址的转换替换部件:在缓存已满时按一定策略进行数据块替换，并修改地址转换部件２、半导体存储芯片组成译码驱动+存储矩阵+读/写电路+地址线、片选线、数据线、读/写控制线3、系统总线的组成数据总线＋地址总线+控制总线4、接口的功能与组成(1)数据线 传送数据的功能（2）设备选择线　选址功能(3)命令线 传送命令功能(4)状态线 反映I／O设备工作状态的功能5、DMA接口的功能与组成接口功能:(1)向CＰＵ申请ＤMA传送(2)在CPU允许ＤMA工作时,处理总线控制权的转变,避免因进入DMA工作而影响CＰU正常活动或引起总线竞争。

3)在DMA期间管理系统总线，控制数据传送4）确定数据传送的起始地址和数据长度，修正数据传送过程中的数据地址和数据长度.（5）在数据块传送结束时，给出DMA操作完成的信号接口的基本组成:(1）主存地址寄存器（ＡR)(2)字计数器(ＷC）(３)数据缓冲寄存器(BR)(４）DＭA控制逻辑(５）中断机构（６）设备地址寄存器（DAＲ）６、IO系统的组成IO接口IO管理部件及有关软件7、CPＵ的功能与组成功能：(1）取指令（2）分析指令(3)执行指令组成:寄存器、ＡＬU、CＵ、中断系统五、指令格式１、指令ﻩ操作码　+ 地址码２、IO指令 操作码 + 命令码 ＋ 设备码六、性能指标１、CＰＵ硬件的性能指标（1）主频、外频和倍频  主频（CPU Clock Ｓpeed）也叫做时钟频率,表示在CPU内数字脉冲信号震荡的速度主频越高,CPU在一个时钟周期里所能完成的指令数也就越多,CPU的运算速度也就越快2）制造工艺  早期的CPＵ大多采用０.５pm的制作工艺,后来随着ＣＰU频率的提高，0.25pm制造工艺被普遍采用在1９99年底,Inteｌ公司推出了采用０．18um制作工艺的ＰentiumⅢ处理器，即Copperｍine(铜矿)处理器。

更精细的工艺使得原有晶体管门电路更大限度地缩小了，能耗越来越低,CPU也就更省电3)扩展总线速度  扩展总线速度（Ｅxｐａnsｉon—Bｕs Speｅd),是指微机系统的局部总线，如:IＳA、PCＩ或ＡGＰ总线.(４）前端总线  前端总线是AMD在推出K7 CPU时提出的概念,一直以来很多人都误认为这个名词不过是外频的一个别称前端总线速度指的是数据传输的速度例如１00MＨｚ外频特指数字脉冲信号在每秒钟震荡100０万次，而10０ＭHz前端总线则指的是每秒钟CPU可接受的数据传输量是lOＯＭHz×64ｂｉｔ÷8ｂit／Ｂytｅ=8００MB就处理器速度而言,前端总线比外频更具代表性2 总线性能指标（1）总线宽度 通常是指数据总线的根数,用bit（位)表示，8位、16位、３2位、、即8根、16根、32根、、、、（2)总线带宽 可以理解为总线的传输速率，及单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量３）时钟同步/异步 总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线4)总线复用 一条信号线上分时传送两种信号(5)信号线数 地址总线、数据总线和控制总线三种总线数的和。

6)总线控制方式 包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式（７)其他指标　负载能力、电源电压、总线宽度能否扩展等七、各模块的工作过程１、计算机的工作步骤(1)上机前的准备a) 建立数学模型b) 确定计算方法c) 编制解题步骤(２）计算机的工作过程a) 主存储器b) 运算器c) 控制器d) I/O2、程序查询流程1) 由于传送数据时要占用CＰU中的寄存器,所以首先需要将寄存器原内容保护起来2) 由于传送往往是一批数据，因此需要先设置I/O设备与主机交换数据的计数值3) 设置欲传送数据在主存缓冲区的地址4) ＣＰU启动I／Ｏ设备5) 将I/O接口中的设备状态标志取至CPU并测试I/O设备是否准备就绪6) CＰＵ执行I/O指令7) 修改主存地址8) 修改计数值9) 判断计数值10) 结束I／O传送，继续执行现行程序３、ＩＯ中断的处理过程（１）CPU响应中断管的条件和时间（2)I/O中断处理的过程a) 由CＰU发启动I/Ｏ设备指令，将接口中的B置“1"，D置“0”b) 接口启动输入设备开始工作c) 输入设备将数据送入数据缓冲寄存器d) 输入设备向接口发出“设备工作结束＂信号,将D置“1＂,B置“0”,标志设备准备就绪.e) 当设备准备就绪(D＝1),且本设备未被屏蔽（ＭAＳK=0)时,在指令执行阶段的结束时刻,向ＣPU发出中断查询信号。

f) 设备中断请求触发器INTR被置“1”,标志设备向CPU提出中断请求g) 若CPU允许中断(EINT=1),设备又被排队选中,即进入中断响应阶段，由中断响应信号ＩNＴA将排队器输出至编码器形成向量地址.h) 向量地址送至PC，作为下一条指令的地址．i) 由于向量地址中存放的是一条无条件转移指令，故这条指令执行结束后,即无条件转至该设备的服务程序入口,开始执行中断服务程序，进入中断服务阶段，通过输入指令将数据缓冲寄存器的输入数据送至ＣPU的通用寄存器,再存入主存相关单元j) 中断服务程序的最后一条指令是中断返回指令，当其执行结束时,即中断返回至源程序的断点处.至此一个完整的程序中断处理过程即告结束4、DMA的工作过程（1)ＤMA传送过程预处理l 给ＤＭA控制逻辑指明数据传送方向是输入还是输出l 向DＭＡ设备地址寄存器送入设备号,并启动设备l 向DMＡ主存地址寄存器送入交换数据的主存起始地址l 对字计数器赋予交换数据的个数数据传送数据输入a) 当设备准备好一个字时，发出选通信号，将该字读到ＤMＡ的数据缓冲寄存器（ＢR)中目标是数据缓冲寄存器“满”b) 与此同时设备向DＭA接口发请求（DREＱ）c) DMA接口向CPＵ申请总线控制权（HRQ)d) ＣPＵ发回HLＮA信号，表示允许将总线控制权交给DMA接口e) 将ＤMＡ主存地址寄存器中主存地址送到地址线,并命令存储器写f) 通过设备已被授予一个DMＡ周期(DAＣK）,并为下一个字做准备g) 将DMＡ数据缓冲寄存器的内容送到数据线h) 主存将数据总线上当的信息写至地址总线指定的存储单元中i) 修改主存地址和字计数值j) 判断数据块是否传送结束,若未结束，则继续传送,若已结束，则向ＣPU申请程序中断,标志数据块传送结束。

后处理(2)DMＡ接口与系统的连接方式第一种:具有公共请求线的DMA请求第二种:独立的DＭA请求（３）ＤMA小结（对比程序。