定时器设计.pdf

目录：1.定时器的功能要求及目的 2.定时器功能模块分析 3.定时器电路图设计 4.心得体会 5.参考文献功能要求与目的定时器功能模块分析• 1.显示显示30s和和60s需七段数码管需七段数码管2位位 • 2.计时电路需输入时钟脉冲信号源，可采计时电路需输入时钟脉冲信号源，可采 用用555定时器的多谐振荡电路实现输出连续的定时器的多谐振荡电路实现输出连续的 矩形波脉冲信号通过调节外接电阻与电容控矩形波脉冲信号通过调节外接电阻与电容控 制振荡频率制振荡频率 • 3.同步加法计数器记录脉冲信号，将脉冲同步加法计数器记录脉冲信号，将脉冲 信号转化为二进制数字信号使用信号转化为二进制数字信号使用CD4518 • 4.译码器译码器CD4511实现译码功能实现译码功能电路图设计电路图设计清单列表清单列表：： • 电阻电阻 47K 2 • 510 3 • 10K 2 • 电容电容 10uF 1 • 0.01uF 1 • 二极管二极管 LED 1 • IC 74LH00 1 • CD4518 1 • CD4511 2 • 七段七段LED数码管数码管 2CD4518•CD4518采用并行进位方式，只要输入一个时钟脉采用并行进位方式，只要输入一个时钟脉 冲，计数单元冲，计数单元Q1翻转一次；当翻转一次；当Q1为为1，，Q4为为0时，时， 每输入一个时钟脉冲，计数单元每输入一个时钟脉冲，计数单元Q2翻转一次；当翻转一次；当 Q1=Q2=1时，每输入一个时钟脉冲时，每输入一个时钟脉冲Q3翻转一次；翻转一次； 当当Q1=Q2=Q3=1或或Q1=Q4=1时，每输入一个时时，每输入一个时 钟脉冲钟脉冲Q4翻转一次。

这样从初始状态（翻转一次这样从初始状态（““0”态）开态）开 始计数，每输入始计数，每输入10个时钟脉冲，计数单元便自动恢个时钟脉冲，计数单元便自动恢 复到复到““0”态若将第一个加计数器的输出端态若将第一个加计数器的输出端Q4A作作 为第二个加计数器的输入端为第二个加计数器的输入端ENB的时钟脉冲信号，的时钟脉冲信号， 便可组成两位便可组成两位8421编码计数器，依次下去可以进行编码计数器，依次下去可以进行多位串行计数多位串行计数•若用若用ENABLE信号下降沿触发，触发信号由信号下降沿触发，触发信号由EN端输端输 入，入，CLK端置端置““0”；若用；若用CLK信号上升沿触发，触信号上升沿触发，触 发信号由发信号由CL℃℃K端输入，端输入，ENABLE端置端置““1” RESET端是清零端，端是清零端，RESET端置端置““1”时，计数器时，计数器 各端输出端各端输出端Q1～～Q4均为均为““0”，只有，只有RESET端置端置 ““0”时，时，CD4518才开始计数才开始计数 •进位通过与非门连接进位通过与非门连接4518使能端，当使能端，当4518十位输十位输 出出3(30s)或或6（（60s）时）时K1输出低电平，使能端低输出低电平，使能端低 电平，电平，4518自动清零。

自动清零 •SB1清零按钮，通过一端连接高电平，一端连接清零按钮，通过一端连接高电平，一端连接 4518清零端实现按下按钮清零端实现按下按钮CR端得高电平清零端得高电平清零成品展示心得体会心得体会 • 1. 思路清晰，查找资料了解项目后步步 为营 • 2. 顺序不能乱，认真仔细做就会成功 • 3.团队合作扬长避短降低难度，积极讨 论，启发思路 • 4.具体焊接以实物为准参考文献参考文献 《《数字电子电路分析与应用数字电子电路分析与应用》》 谢永超主编谢永超主编 余娟余娟 刘彤刘彤 赵巧妮赵巧妮 副主编副主编 中国工信出版集团中国工信出版集团 人民邮电出版社人民邮电出版社。