FPGA自定义组件实例1-DDS信号产生模块.docx

4.4.3 自定义组件实例1-DDS信号产生模块1、启动Quatus II，并且打开Test_DDS工程根据图4.14，修改形成下图2、Tool->Qysy 启动Qsys将自定制元件的Verilog HDL接口描述文件DDS_controner.v设计好，并且放在Test_DDS工程目录中3、双击Qsys界而左边Library组件库中Project下的New Component打开Qsys组件编辑器（或选择菜单File®New Component），如图4.16所示组件编辑器（Component Editor）有5个标签页n Component Type标签页n Files标签页n Parameter标签页n Signals标签页n Interfaces标签页1）Component Type标签页Component Type标签页可以指定关于自定制组件的以下信息：（1）Name：指定_hw.tcl文件名中使用的名称（如输入DDS_Controller）.对十不是基于已经编辑好的HDL文件的自定制组件，也指定项层模块名称2）Display name（可选）：识别参数编辑器GUI中的组件（如输入DDS_Controller），也出现在组件库中的project下和Qsys界面的System Contents标签上。

3）Version：指定组件的版本编号(如1 .0)4）Group（可选）：代表组件库中组件列表中组件的类别（如输入User_IP）用户可以从组建列表中选择一个现有的组，或通过在Group对话框中输入一个名称定义新组n 使用斜线在Group对话框中分离选项以便定义一个子类别例如，输入 Memories and Memory Controllers/On-chip，则组件出现在组件库中的On-Chip组下，它是Memories and Memory Controllers组的子类别n 如果将Qsys设计保存到工程目录中，则组件出现在组件库的Project下定制的组中n 另外，如果将设计保存到Quartus ll安装目录中，则组件出现在Library下定制的组中5）Deseription（可选）：组件描述（如输入DDS_Controller）6）Created by（可选）：指定组件的作者7）Icon（可选）：可以输入图标文件（.gif、.jpg或. pgn格式）的相对路径，它代表组件并在组件的参数编辑器中显示为标头默认图像是Altera MegaCore功能图标8）Documentation（可选）：可以添加链接到组件的文件中，右键点击组件库中的组件，选择Details时该选项会出现。

①要指定一个Internet链接，其路径以http://开始，如： Type标签页如下图所示2）Files标签页n 组件编辑器的FileS标签页可以指定综合和仿真的硬件描述语言文件n 对于已经编辑好的HDL文件的自定制组件，在FileS标签页中可以直接指定HDL文件；n 对没有编辑好的HDL文件的自定制组件，可以使用Files标签页来创建顶层HDL模板文件1） 对于已经编辑好的HDL文件（本例），点击Files标签页中Synthesis Files下的“+”按钮，添加应该包含的自定制组件 HDL接口描述文件及其他支持文件如图4.17所示，添加DDS_Controller.v文件，并指示为顶层文件一个组件必须将HDL文件指定为包含顶层模块的顶层文件Synthesis Files列表也可包含时序约束文件，或需要在Quartus Ⅱ中综合和编译的其他文件组件的综合文件在Qsys系统件生成过程中被复制到生成输出目录中2）对于还没有编写好的HDL文件，可以使用组件编辑器来定义组件，对组件创建一个包含信号和参数的简单的顶层综合文件，然后可以编辑该HDL文件来添加自定制组件行为的接口描述及相关逻辑开始时需要首先在Parameters、Signals和Interfaces标签页指定组件的信息，然后点击Fi les标签页Synthesis Files下的Create Synthesis File from signals按钮。

n Files标签页其他功能（1）分析综合文件在Files标签页中指定了顶层HDL文件后，点击synthesis FileS下面的Analyze Synthesis Files按钮来分析顶层中的参数和信号，然后从Top-level Module列表中选择顶层模块下面窗口报告：出现错误修改DDS_Controller.v，再点击synthesis FileS下面的Analyze Synthesis Files按钮进行分析，最终通过如下面窗口所示如果在HDL文件中有一个单一模块或实体，那么Qsys自动填入Top-level Module列表分析完成并选择了顶层模块，顶层模块中的参数和信号就会被自动用作组件的参数和信号，在Parameters和Signals标签页上可以查看这些参数和信号由于还没有完全定义信号和接口类型，组件编辑器在这一阶段可能会报告错误或警告，如图4.17所示在该阶段不能随便添加或删除指定HDL文件所创建的参数或信号2）指定仿真文件要仿真Qsys生成的系统，必须指定组件的VHDL或Verilog仿真文件当用户将组件添加到Qsys系统并且选择生成Verilog或VHDL仿真文件时，将生成对应组件的仿真文件。

大多数情况中，这些文件和综合文件相同如果已经编写了自定义组件的HDL仿真文件，那么除了使用综合文件以外还可以直接使用它们，或者使用它们替代综合文件要将综合文件用作仿真文件，在Files标签页中，可点击Copy From Sythesis Files按钮将综合文件的列表复制到Verilog Simulation Files或VHDL Simulation Files列表填写好的File标签页如下图所示3）Parameters标签页点开Parameters标签页，如下图所示组件编辑器的Parameters标签页可以指定用于Qsys系统中配置组件的实例参数Parameters列表显示了在顶层HDL模块中声明的HDL参数及类型，用户不可以随意添加或删除它们，除非重新编辑组件的HDL描述源文件本实例中所使用的DDS_controller.v描述中没有使用参数对使用组件编辑器来创建组件HDL描述模板文件的用户，可以使用Parameters表来指定每个参数的以下信息：（1）Name：参数名2）Default Value：设置组件在调用实例中使用的默认值3）Editable：指定用户是否可以编辑参数值。

4） Type：定义参数类型，如字符串、整型数、布尔类型、std_logic、逻辑矢量等5）Group：可以在参数编辑器中将参数分组6）Tooltip：可以添加参数说明可以点击该标签页中的Preview the GUI按钮查看所声明的参数是如何出现在参数编辑器中的在参数编辑器中HDL参数应该遵循以下规则： （1）可编辑的参数不能包含计算表达式 （2）如果参数定义信号的宽度，则表示信号宽度的格式为:0可以点Preview the GUI …按钮，查看自定义组件符号如下图所示还可以点击Documentation按钮观察如下图所示4）Signals标签页点开Signals标签页，如下图所示组件编辑器的Signals标签页用于指定组件中的每个信号的接口及信号类型将组件HDL描述文件添加到Files标签上的Synthesis Files表后，点击Files标签页中的Analyze Synthesis Files按钮，顶层模块上的信号将出现在Signals标签页中 注意：如果还没有组件顶层HDL描述文件，则可以点击Signals标签的Add Signal按钮来添加组件的每个顶层信号，并在Name、Interface、Signal Type、Width和Direction列中输入或选择相应的值。

用户可以使用窗口底部的错误和警告信息来指导相关参数的选择通过双击Name列可编辑信号的名称注意：如果在Files标签页中已经分析了组件的顶层HDL文件，就不可以在Signals标签上添加或删除信号，也不能更改信号的名称要更改信号，就必须编辑HDL描述文件，然后重新添加到Files标签页中进行分析Signals标签页中的Interface列可以对接口分配信号每个信号必须属于一个接口并且基于该接口分配一个合法的信号类型要创建一个新的指定类型的接口，可以从Interface列的列表中选择new，则新的接口就可以用于接下来的信号分配，如图4.18所示注意：接口名称可以在Interfaces标签页中进行编辑，但不可以在Signals标签页中编辑依据图4.15及组件HDL接口描述文件DDS_controller.v，在Signals标签页中为每个信号指定相应的Interface类型例如iCLK信号，从Interface列的列表中选择new Clock Input，并在Signal Type列中选择clk图4.15中对应Avalon从接口的信号其Interface均为avalon_Slave_0类型，根据信号类型在Signal Type列中选择对应的信号类型，如32位的iDATA信号是Avalon总线从端口的写数据总线，因此在Signal Type中选择writedata，iRD_N是Avalon总线从端口的读信号，低电平有效，因此选择read_n;而图4.15中对应DDS接口信号（即设备端的信号），包括外部时钟信号iOSC_50，需要在Interface列中选择new Conduit，建立Conduit end接口类型，并在Signal Type列中选择export导出这些信号。

设置好的signals标签页信号及其类型如图4.19或下图所示在Signals标签页中设置好所有接口信号的类型以后，在标签页下面可能会显示出很多错误和警告信息根据这些信息，可以进一步完成Interfaces标签页的设置5）Interfaces标签页点开Interfaces标签页，如下图所示组件编辑器的Interfaces标签页用于管理组件的每个接口的设置当创建好的组件例化添加到Qsys系统中时，出现在Signals标签页中的接口名称将显示在Qsys System Contents标签中在Interfaces标签页中，用户可以配置Signals标签中Interface列所设置的每个接口的类型和属性，如图4.20所示的avalon_slave_0接口的类型和属性填写好的Interfaces标签页，如下图所示注意：有报错！）滚动填写好的Interfaces标签页，如下图所示再滚动填写好的I。