第5章-处理器总线时序和系统总线.ppt

第五章 处理器总线时序和系统总线主要内容： 5.1 8086引脚功能 5.2 8086处理器时序 5.3 系统总线 Date学 习 目 的通过对本章的学习，应该能够达到下列要求：v描述处理器总线v说明处理器的工作状态特点v熟悉8086CPU的引脚特性v分析8086CPU基本总线周期时序Date重 点v8086CPU的引脚特性v8086CPU基本总线周期各个T状态的作用 难难 点点v8086的时序Date5.18086的引脚功能v学习外部特性,首先了解其引脚信号，关注以下几个方面：引脚的功能信号的流向有效电平三态能力输出正常的低电平、高电平外，还可以输出高阻的第三态当处于高阻状态时，该总线在逻辑上与所有连接负载断开Datev8086引脚特性：8086有16位数据线，与地址线A0-A15兼用；20位地址线,寻址空间达到1MB；v引脚分类地址总线、数据总线、控制总线Date地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待; TEST有效时,结束等待状态。

准备好信号:表示内存或I/O设备准备好，可以进行数据传输复位信号Date8086CPU8086CPU的两种组态的两种组态vv最小组态（模式）最小组态（模式）MN/MX接+5V 构成小规模的应用系统构成小规模的应用系统, ,只有只有80868086一个微处理器一个微处理器, , 所有的总线控制信号均为所有的总线控制信号均为80868086产生，系统中的总线控产生，系统中的总线控制逻辑电路，减少到最少制逻辑电路，减少到最少vv最大组态（模式）最大组态（模式）MN/MX接地 用于大型（中型）用于大型（中型）8086/80888086/8088系统中系统中, ,系统总是包含有系统总是包含有两个或多个微处理器，其中一个主处理器就是两个或多个微处理器，其中一个主处理器就是80868086，其，其它的处理器称协处理器，协助主处理器工作它的处理器称协处理器，协助主处理器工作特点：需要总线控制器8288来变换和组合控制信号Date1、QS1、QS0(Instruction Queue Status，24、25)：指令队列状态信号输出引脚，这两个信号的组合给出了前一个T状态中指令队列的状态，以便于外部对8086CPU内部指令队列的动作跟踪。

QS1QS0性能00无操作01从指令队队列的第一个字节节取走代码码10队队列为为空11除第一个字节节外，还还取走了后续续字节节中的代码码最大模式下的24到31引脚Date2、S0、S1、S2(26、27、28，三态)：总线周期状态信号输出引脚，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器8288利用这些信号来产生对存储单元、I/O端口的控制信号 Date LOCK(Lock，29，三态)：总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线 RQ/GT0、RQ/GT1(Request/Grant，31、30)：总线请求信号输入/总线允许信号输出引脚，这两个信号端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收CPU对总线请求信号的应答Date 总结 具有分时复用总线功能的引脚：如：AD0AD15、A16/S3A19/S6； 具有三态性的引脚：如：AD0AD15、A16S3A19S6、BHE/S7、RD、WR、M/IO、DT/R、DEN、INTA等； 最大模式下和最小模式下含义不同的引脚：24脚31脚Date8086在最大模式下的典型配置：1、MN/MX接地；2、一片8284，作系统时钟3、三片8282或74LS373，作锁存器4、二片8286/8287，作数据收发器5、一片8288，作总线控制器6、一片8259（可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。

DateDate课堂提问：v8086CPU有40条引脚，请请按功能对对它们进们进行分类类？v8086有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？ Datev什么是时序？时序是计算机操作运行的时间顺序 v为什么要研究时序？1.进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系；2.深入了解指令的执行过程；3.在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间；4.对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题；5.更好地处理微机用于过程控制及解决实时控制的题5.28086处理器时序Date几个基本概念v指令周期：一条指令从内存单元中取出到其所规定的操作执行完毕所用的时间，称为相应指令的指令周期v总线周期：是指CPU与存储器或外设进行一次数据传送所需要的时间v时钟周期：又称为T状态，是一个时钟脉冲的重复周期，是CPU处理动作的基本时间单位它是由主频来确定，如8086的主频为5MHz，则一个时钟周期为200nsv等待周期：是在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入TW，插入几个TW。

v空闲周期：是指在二个总线周期之间的时间间隔(总线处在空闲状态)若为3个时钟周期，则空闲周期为3个Tiv时钟周期(T)作为基本时间单位，一个等待周期TW=T；一个空闲周期Ti=T；v一个总线周期通常由四个T组成，分别称为T1T2T3T4；一个指令周期由一到几个总线周期组成Date典型的8086总线周期序列T1状态，发地址信息；T2状态，总线的高4位输出状态信息；T3状态，高4位状态信息，低16位数据信息；T3之后，可能插入TW；在T4状态，结束Date2.8086CPU的典型时序v总线操作是指CPU通过总线对外的各种操作v8086的总线操作主要有：存储器读、存储器写I/O读操作、I/O写操作中断响应操作总线请求及响应操作CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti复位Date1 1、存贮器读周期、存贮器读周期: :例：MOV AL,1000H ; M/IO=1T1状态：A19A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3数据允许信号DEN在T2状态有效T3状态：AD0AD15上出现数据。

信号有效 TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TWT4状态，CPU采样数据，结束一个总线周期Date2、存储器写周期时序例：MOV 1000H, AL ;M/IO=1T1状态：A19A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3T3状态：AD0AD15上出现数据WR信号有效（WR=0）TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TWT4状态，CPU认为数据已写入存储器，结束一个总线周期Date3 3、I/OI/O接口读写周期时序接口读写周期时序I/O接口读写周期时序与存储器读写周期类似仅M/IO不同例1：IN AL,40H ;M/IO=0,RD=0,ALE=1例2：OUT 43H,AL ;M/IO=0,WR=0,ALE=14 4、空转周期、空转周期CPU不执行总线周期不进行存储器或I/O操作，则总线执行空转周期（一系列T1状态）。

Date5 5、系统复位与启动、系统复位与启动v通过RESET引脚上的触发信号来执行标志寄存器:清零指令指针（IP）:0000HCS:FFFFHDS、ES、SS:0000H指令队列:空其它寄存器:0000Hv复位脉冲的有效电平（高）必须超过4个时钟周期（开启电源引起的复位时间大于50s）Datev复位后地址总线浮空v复位后，第一条指令的地址：物理地址为FFFF0+OOOOH（IP中）=FFFFOH一般在FFFFO中，存放一条段交叉直接JMP指令，转移到系统程序实际开始处这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和装配程序Date6 6、中断响应周期：、中断响应周期： 外部中断通过INTR或NMI向CPU申请中断执行中断响应周期中断响应周期Datev第一个中断响应周期T1状态：AD15-AD0浮空；IF=1，给出中断响应信号INTAv第二个中断响应周期；被响应的外设数据线送一个字节的中断矢量类型，CPU读入后，从中断矢量表上找到服务程序的入口地址Date5.3系统总线 CPU就像人的大脑，主板上的芯片组则可视为人的小脑，协调着各器件的工作，总线结构就像人的神经，传递着数据和控制信息。

Date总线总线 ：是一组连组连 接各个部件的公共通信线线.BUS，公共汽车车，既然公共汽车车，自然谁谁都可以上去，总线总线 沿用BUS一词词，任何一部件的信息都可“搭乘”BUS传传送然而，任一瞬时总线时总线 上只能出现现一个部件发发往另一部件的信息，这这意昧着总总线线只能分时时使用，而这这是需要加以控制的，总线总线使用权权的控制是构造系统时应统时应 考虑虑的重要问题问题 但是用户户感觉觉不到这这一点，这这是设计设计 者的事情总线总线 是一组组物理导线导线 ，并非一根根据总线总线 上传传送信息的不同，分为为地址总线总线 （AB）、数据总总线线（DB）和控制总线总线 （CB）目前586微机中广泛采用的是ISA和PCI两种总线标总线标 准Date1.片内总线片内总线是指在微处理机芯片内部的总线,是用来连结各功能部件的信息通路,例如CPU芯片中的内部总线,它是ALU寄存器和控制器之间的信息通路.（一）总线的分类：片内总线根据其功能又被分为地址总线、数据总线和控制总线这种总线是由微处理机芯片生产厂家设计的.Date片总线、又称元件级总线或局部总线，是指在印刷电路板上连接各插件的公共通路2.片总线例如CPU及其支持芯片与其局部资源（内存）之间的通道即属于主板局部总线.Date内总线又称为微型计算机总线或板级总线，一般称为系统总线。

这是指模块式微处理机机箱内的底板总线，用来连接构成微处理机的各插件板卡.它可以用来扩展某块CPU板的局部资源,如PCI、ISA等3.内总线Date外总线又称为通信总线，它用于微处理机系统与系统之间、微处理机系统与外部设备，如打印机、磁盘设备或微处理机系统和仪器仪表之间的通信通道4.外总线这种总线数据的传送方式可以是并行(如打印机)或串行数据传送速率比内总线低不同的应用场合有不同的总线标准如,串行通信的EIA-RS232C总线,用于硬磁盘接口的IDE，SCIS，用于并行打印机的centronics等总线这种总线非微处理机专用，一般是利用工业领域已有的标准Date物理特性指的是总线物理连接的方式包括总线的根数、总线的插头、插座是什么形状的、引脚是如何排列的等例如IBM PC/XT机的总线共62根线，分两排编号当插件板插到槽中后，左面是B面，引脚排列顺序是B1B31，右面是A面，引脚排列顺序是A1A31，A面是元件面物理特性Date功能特性：一组总线中每一根线的功能是什么从功能上看，总线分成三组：地址总线，数据总线和控制总线地址总线的宽度指明了总线能够直接访问存储器的地址范围；数据总线的宽度指明了访问一次存储器或外部设备最多能够交换数据的位数；控。