LVDS电路的仿真与设计.doc

LVDS电路的仿真与设计作者:李宝龙，Mentor Graphics中国全线产品代理商－奥肯思(北京)科技有限公司 资深技术工程师 引言：随着电子设计技术的不断进步，要求更高速率信号的互连在传统并行同步数字信号 的数位和速率将要达到极限的情况下，设计师转向从高速串行信号寻找出路°HyperTa nsport (by AMD)， Infin iba nd(by In tel)，PCI-Express (by In tel)等第三代 I/O 总线标准(3GI/0) 不约而同地将低压差分信号(LVDS)作为下一代高速信号电平标准本文将从LVDS信号 仿真、设计，测试等多方面探讨合适的LVDS信号的实现关键词：LVDS,阻抗控制，端接匹配LVDS(Low Voltage Differential Signal)低压差分信号，最早由美国国家半导体公司 (National Semiconductor)提出的一种高速串行信号传输电平，由于它传输速度快，功耗 低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的 青睐， 并通过 TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的确认，成为该组织的标准(ANSI/TIA/EIA-644 standard)。

LVDS信号被广泛 应用于计算机、通信以及消费电子领域，并被以PCI-Express为代表的第三代I/O标准中 采用传输线阻抗设计LVDS信号的电压摆幅只有350MV，为电流驱动的差分信号方式工作，最长的传输距 离可以达到 10 米以上为了确保信号在传输线当中传播时，不受反射信号的影响， LVDS 信号要求传输线阻抗受控，其中单线阻抗为50ohms，差分阻抗100ohms在实际应用当 中，利用一些高速电路仿真分析工具，通过合理的设置层叠厚度和介质参数，调整走线的线 宽和线间距，计算出单线和差分阻抗结果，来达到阻抗控制的目的如下图，使用Mentor 公司的ePlanner工具设计差分信号的布线规则，计算出单线和差分阻抗例如通过如下的层叠和布线参数设计，得到单线阻抗为58.8Q，差分阻抗为：102QPCB层叠参数设置和阻抗计算结果但是在很多时候，同时满足单线阻抗和差分阻抗是比较困难的一方面，线宽(Width) 和线间距(Separati on)的调整范围会受到物理设计空间的限制，例如在BGA或直列型边缘 连接器内的布线和线宽受焊盘尺寸和间距的限制；另一方面，W和S的改变都会影响到单 线和差分阻抗的结果。

因此，在一定的层叠条件下，了解W和S与阻抗之间的关系，对设 计师设定差分布线规则就十分有意义了利用Mentor公司的HyperLynx软件，可以很方便 的计算出达到预定阻抗值的线宽和线间距关系La^er Stackuqp- Desigm: Jvds.TLN.T otal thickness -斗3.925 miteT 口VCCInner5ign-3l2□ NDBOTTOM使用Hyp.rLyi^,设运层叠介质条件，达到目标阻抗的线宽/线间距关系这里的曲线表示在当前层叠和介质条件下，达到lOOohms差分阻抗的线宽和线间距之间关系通过这个曲线，我们可以迅速判断满足阻抗控制要求达到的物理规则如果条件不能满足，则可以迅速改变层叠和介质参数，寻找新的结合点端接匹配(Termination)LVDS信号的拓扑可以是点到点单向，点到点双向或总线型(multi—drop)无论哪种 应用，都需要在接收端进行端接匹配匹配值一般等于差分组抗，为lOOohms匹配电阻 在这里主要起到吸收负载反射信号的作用，因此要求放置的距离接收器端尽量靠近很多器 件将100 ohms匹配做到片内，在设计时可以选择使用片内的匹配电阻，从而简化设计和 PCB layout工作。

但是这个片内的匹配电阻，并不在用于仿真的IBIS模型中反映出来因 此在前仿真当中，需要添加这样一个匹配电阻；在后仿真时要使用what—if分析，在接收 端使用虚拟匹配否则，LVDS信号会因为没有终端匹配，产生差模干扰，影响仿真结果 以下是使用Men tor公司的ePla nner仿真没有终端匹配和添加了终端匹配的LVDS信号波 形 1. ePlanner仿真点到点单向无匹配LVDS信号，信号频率为777MHz.真卷数设置|匚.匸丄10111?^1：；!!|] - ]Wm¥EEWcr]4到-ffl K\□ H0 鼻对 0. * L- ■ J 住 SKS 虫* □ ISD.nSS=-IIH^ri: Oull Pm- 2 Nd. Nall Gimur^liix1'：' ^dfill 2 Nd I i2 顷 1 = TkwL "fiEre能丄冷4*卄Ck'«dSCL'MtchCFMll^IHld hlK-a^tbku-ia 勺u 讥 L__£ CwijLhe|Se H*U 匚gpW更三 MW 圍“"I呗世I存在严重差模干扰的丄煙葢收信昱口閘 ^ALIMTE2. ePlanner仿真点到点单向匹配LVDS信号，信号频率为777MHz.1 hJklTbla-lifc | T&l:uHED国 也.似酥场处蚩111 i □ □ E & * 咎¥看niiiiiRfw g 彎 a e 詐搗岳」C）鈕甜恥€ E須.詩炉‘即书世诟■察耳］訂出 Sci：¥ALlDi"EHk：PmH差分信号布线一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS信号质量。

在实际 布线当中，LVDS差分信号布线应遵循以下几点：1. 差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间距必须保持一致；避免差分对布线太长，出现太多的拐弯2. 差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰必要时，在 差分对之间放置隔离用的接地过孔3. LVDS差分信号信号不可以跨平面分割尽管两根差分信号互为回流路径，跨分割不 会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续4. 尽量避免使用层间差分信号在PCB板的实际加工过程中，由于层叠之间的层压对 准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线 之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化因此建议尽量使用同层内 的差分5. 在阻抗设计时，尽量设计成紧耦合方式（即差分对线间距小于或等于线宽），差分对 与差分对之间以上为不合理的差分布线，其中：差分对拐弯太多；差分对之间间距太近；差分对跨分 割；使用层间差分接插件的选择LVDS设计当中应该选用适合差分信号的高速接插件，一方面，接插件的特征参数能够 与LVDS信号阻抗匹配，通过接插件的信号畸变很小；另一方面，能够提供足够的布线空间， 设计PCB走线宽度和间距。

例如AMP公司的Z-PACK HS3系列接插件，在电气性能方面, 比较适合高速LVDS信号互连Electrical Ctiaraclerislics：Nominal Resistance 21 mO|：mImpedance 斶•&3 训「旳Z-PACK HS3 2.5mm Connectors {cnntinuetj；Performance Speclficattonsl(hh)亡眄Mln.12S.911 T5Max.3D14.^6S.03274Mean2110.0*3.S3Z-PACK HSJ Connetlor Perfofmante al 1A GbpsIT h| ©叨 口炖吋r「l I ・ rs* ii h !回」4；|Predlwad System E賈! Perlern F1R4 „D12"r 1 B.O* lenyth- 2.4 Gbpa□Z-PACJi 1^3PfirfcnHancff at 2. fl Gbps mtik=^ri 紂也河 e严 ntuam Fft* .d<2-, um^ui,工・-fK! tiLTfJL： WEivnlairny show irtisu■■: Irani u l volc, 32-bii.nvon ng K28 b mpui bii psiccrn 賈 4 Ghps. 60ps ndgcs) thal z 川ih/d io a !iyste：T- w-."h two thraugl"r I IB岀.tvjfl2-FACK HS3 coiirKJCtc+s. and a 12 imi. 50 Ohm stripimc Iracc iHfi[ is - FT If吨.FR4r Jitter = 0.11 UlOpening = 733 mVAMP公司Z—pack HS3系列高速接插件电气特性在高速接插件内布线建议为以下方式，也使线宽和线间距的可调整空间较大。

0 ZTnm.i ml器 T.d F”吉»1H mil(d^ ml', pj癖AlOlTMlI fM暫肌啊6 rr-1HS3髙速接插件内推荐布线方式j^4 1 - "fkfctxl 2W »H

3.芯片的去耦和旁路A） 关于芯片的去耦或者旁路，主要参看具体使用的元器件厂商的建议B）每一个平面层之间都应该提供大容量的电容器来实现，通常采用10UF35V的钽电容 钽电容的额定点压不应低于5倍VCCB） VCC引脚应该用O.luF、O.OluF、和O.OOluF的云母电容或者陶瓷电容或者聚苯乙 烯电容，封装形式为0805的表面贴装的片电容，该电容应该尽可能地靠近VCC引 脚。