OrCADCapture软件构成与功能特点.ppt

Click to edit Master title style,,Click to edit Master text styles,,Second level,,Third level,,Fourth level,,Fifth level,,,*,OrCAD Capture,Hom Wo,,,OCT.,22/03,,1,,OrCAD Capture,,1 OrCAD Capture,软件简介,Concept of Capture,,2,电路图设计绘制,New Project Design,,3,电路图的后处理,Project Post Processing,,4 元器件图形符号库,Component Library,,,5,Q&A,,2,,1 OrCAD Capture,软件简介,,1.1,OrCAD Capture,软件构成,,,1.2 OrCAD Capture,功能特点,,1.3 OrCAD Capture,文档类型,,3,,1.1,OrCAD Capture,软件构成,,设计项目管理模块,,,Project Manager,,,,建库模块 元器件库,,,Part Editor Library,,,电路图绘制模块,,,CIS(ICA) Page Editor,,,,,,,后处理工具,,,,,电练接网络表文件生成 统计报表输出,,,,,4,,1.2 OrCAD Capture,功能特点,,Capture CIS,运行的环境是,Windows,图形界面，在屏幕上可以打开多个窗口，显示电路图中的不同部分的内容。

Capture,和其他,Layout,软件可以实现更新的前向传递（,Forward Annotating）、,反向（,Back Annotating）,和信息的参照显示（,Cross-Probing）电路图中可以绘制多种几何图形，添加文字字符，插入,Bitmap,格式图形可以为元器件添加用户自定义属性参数………,,5,,1.3 OrCAD Capture,文档类型,²,,*.opj —,专案管理文件,,²,,*.,dsn —,电路图文件,,²,,*.,olb —,图形符号库文件,,²,,*.,log,—,记录说明文件,,,²,,*.,net,—,网络表文件,,²,,*.,drc,—,Design Rule Check,文件,,²,,*.,bom,—,BOM,表,,,,,,,,6,,2,电路图设计绘制,2.1,Capture,设计过程,设计环境,New Project,绘制电路图,电路图后处理,,7,,2.2,Capture,操作环境,Capture,主要有三个主要的工作窗口,,专案管理视窗(,Project manager):,管理与原理图相关的一系列文件,相当于资源管理器Schematic,视窗: 原理图窗口,相当于一张图纸。

资讯查看视窗(,Session Log):,用于显示相关操作的提示和出错资讯8,,,Project Manager,Session Log,Schematic,窗口,9,,9,,2.3,Capture,设计参数设置,Colors/Print,：color setting,,Grid Display,：set grid display mode,,Pan and Zoom,：,设置放大缩小的倍数,,Select,：select mode setting,,Miscellaneous,：others setting such as Line Style,,Text Editor,：set something about text editor,,Board Simulation:,provides a method for you to simulate your PCB designs (which may include FPGA designs, as components),.,环境参数包括：系统属性及设计模板系统属性包括（,Options>Preferences),,10,,系统设计模板参数包括,,（,Options>Design Template）,Fonts,：set all kinds of font,,Title Block,：,标题栏内容的设定,,Page Size,：,绘制图纸大小的设定,,Grid Reference,：,边框设定与显示,,Hierarchy,：,设置阶层的属性,,SDT Compatibility,：,与,SDT,文件相容性的测试,,11,,2.4,Create a new design project,Capture,的,Project,使用来管理相关文件及属性的。

新建,Project,的同时，会自动生成相关的,DSN，OPJ,文件等根据不同后续处理的要求，新建,Project,时必须选择相应的类型Capture,支援四种不同的,Project,类型File>New>Project,Analog or Mixed-signal Circuit,,,数字/模拟混合仿真,,PC Board Wizard,,,设计,PCB,板,,Programmable Logic Wizard,,,设计可编程器件,,Schematic,,电路原理图设计,,Name：The name of the project,,,Location：The save path of project,,12,,2.5,绘制电路图,,新建,Project,之后，进入,Schematic,窗口，则在右边窗口会出现下图的工具栏：,Place Part,Place Wire,Place Net Name,Place Bus,Place Junction,Place Power,放置阶层,放置埠,放置分页纸间的介面,Place GND,放置阶层引脚,绘制无电气特性之符号,添加文字,指示管脚,NC,放置总线引出管脚,,13,,1,）Place Part,,,,点击,Place Part,快捷按钮和点击,Place>Part ，,出现如下对话框：,要选择的器件,当前使用库中的元器件,当前使用的库,添加新的库文件,删除当前选中的库,,显示当前选中元器件的外形,搜索元器件,,14,,点选,Part Search…,按钮后，出现如下对话框：,搜索的内容，支持*号统配符,搜索的结果,搜索的目标路径，即只搜索该目录下的库文件中的元器件,,15,,2,） Place wire and bus,点击,Place Wire（Place Bus）,按钮进入连线 (放置总线,),状态，鼠标会变成十字形。

移动鼠标点击左键就可以开始连线（连接总线）连线的时候在交叉地方出现的小红点（,Junction）；,或者可以点击,Place junction，,再把鼠标移到交叉点并点击即可放置总线后，点击,place bus entry,按钮放置总线引出管脚，管脚的一段要放在总线上16,,3,） Place net name,,点击,place net alias,按钮，调出,place net alias,对话方块，在,alias,对话框中输入需要定义的名字，然后点击,OK,退出对话框，移到需命名的,net,上，点击左键即可注意：总线与总线引出线一定要定义,net name17,,4,） Place power or GND,,点击,Place power （Place GND）,Power,以及,GND,的种类,原理图上,power,或,GND,的网络名称,,18,,5,）,放置埠和分页纸间的介面,点击,Place Hierarchical Port（Place Off-page connector）,当前使用库中的元器件,电路图上的名称,,19,,,不同埠的区别在于器类型的不同，它的类型可以从它的,Type,属性中得知，双击埠或者选其,Edit Properties：,,20,,6,）,放置无电气特性之符号,点击相应的符号按钮,添加一些没有电器特性的图形和文字,在,Place,菜单下有七条绘制命令:放置文本字符(,Text);,绘制直线(,Line);,折线(,Polyline);,矩形 (,Rectangle);,椭圆(,Ellipse);,弧形(,Arc)。

21,,7,）Place Text,点击,Place Text,按钮,如果文本文件需要换行，按,Ctrl＋Enter,更改文本字体及颜色,文本内容,,22,,电路图的后处理,原理图绘制结束之后,，,接下来就是对电路图进行,DRC,检测，生成网络表（,Net List）,和材料清单（,BOM）3.1 DRC(Design Rule Check),,3.2 Annotate,,3.3 Create,Netlist,,,3.4 Bill of Materials,,23,,电路设计,,第一阶段,,,元器件编号（,Annotate）,,,,,,,设计规则检查 （,DRC ：Design Rules Check）,,,,,,,元器件信息统计（,Cross Reference）,,,第二阶段,,,,元器件属性参数更新 （,Update/ Export/ Import Properties）,,,,,,,,,第三阶段 第四阶段,,,网络表生成（,Netlist）,统计报表生成（,BOM）,,,24,,3.1 DRC(Design Rule Check),,点击 按钮或（,Tools>Design>Design Rule Check）:,,25,,Scope：,,,Check entire design: DRC,检查整个原理图,,,Check selection : DRC,只检查你选择的部分,,Mode：,,,Use instances(preferred):,使用当前属性（建议）,,Action：,,,Check design rules：,进行,DRC,检测,,,Delete existing DRC marks：,删除,DRC,检测标志,,26,,,Report：,,Create DRC markers for warnings：,Warning,也放置,DRC,错误标示,,Check hierarchical port connections：,,检验分层式结构电路图中,上一层次电路图中子电路框图引出端与代表该框图结构的下一层次电路图中的端口是否匹配一致.如果在上下层之间,端口和引出线的类型不匹配或名称不完全相同,将出现出错信息.,,Check unconnected nets：,,检查是否有与一个节点连线少于两根的情况,,Check off-page connector connections：,,检验不同页面电路图之间的,off-page connector,的名称是否一致,,Check SDT compatibility：,,检验电路中是否存在不符合,SDT,格式要求的情况,,Report identical part references：,,检验是否存在不同元器件具有相同元器件符号的情况,,Report off-grid objects：,,检查电路图中是否存在元器件的引出端口未位于电路图网格点的情况,,Report invalid packaging：,,检验是否存在元器件与设置的封装类型,编号不匹配的情况,,Report all net names：,,在输出文件中,列出电路中所有的结点名,包括用户设置的结点名以及,capture,确定的结点名,,Report hierarchical ports and off-page connectors：,,在输出文件中列出电路中所有的子电路端口和端口连接符,,View Output：,,在完成,DRC,检查后,即自动调用文本编辑输出文件的内容.,,27,,ERC Matrix Tab,,Set the rules used by the Design Rules Check when testing connections between pins, hierarchical blocks, and hierarchical ports.,,,28,,3,.2 Annotate,,点击 （,Tools>Annotate），,调用自动排序功能,Scope：,,Update entire design：,更新整个设计,,Update selection：,更新选择部分,,Action：,,,Incremental reference update：,,在现有的基础上进行增加排序,,,Unconditional reference update：,,无条件进行排序,,,Reset part reference to “?”：,把所有的洗好都变成“？,,,,Add Intersheet References：,,在分页图纸间的埠的序号加上图纸编号,,,Delete Intersheet References：,,删除分页图纸间的埠的序号上的图纸编号,,Combined property：,,把对话方块中的属性相结合,,Reset reference numbers to begin at 1 each page：,,编号时每张图纸都从1开始,,Do not change the page number：,不要改变图纸的编号,,29,,3,.3 Create Netlist,,点击 （,Tools>Create Netlist），,调用网络表生成功能,,30,,3.4 Bill of Materials,,点击 （,Tools>Bill of Materials…），,产生材料清单：,,定义材料清单的内容,BOM,表上每个器件占一行,在,BOM,表中加入其他文件,,31,,4 元器件图形符号库,,新建图形符号，先新建图形符号库，在功能表中选择,File>new>library,,然后,Project Manager,中选中库，点击右键，选择,New part：,,32,,器件的名称,器件编号的首字母,相应器件的封装,一个器件包含多少个部分,器件不同部分之间的区分（数字/字母）,Pin,脚序号是否可见,器件的名称,封装中器件的类型（相同/不同）,,33,,Part Editor,,34,,5,Q&A,Question,,35,,。