哈工大微电子IC思考题、作业、提问总结1.docx

哈工大微电子IC思考题、作业、提问总结1 1-1 思索题1-1-1.典型PN结隔离工艺与分立器件NPN管制造工艺有什么不同〔增加了哪些主要工序〕？增加工序的的目的是什么？ 答：分立器件NPN管制造工艺：外延→一氧→一次光刻→B掺杂→二氧→二次光刻→P掺杂→三氧→三次光刻→金属化→四次光刻典型PN结隔离工艺：氧化→埋层光刻→埋层扩散→外延→二氧→隔离光刻→隔离扩散、推动〔氧化〕→基区光刻→基区扩散、再分布〔氧化〕→放射区光刻→放射区扩散、氧化→引线孔光刻→淀积金属→反刻金属→淀积钝化层→光刻压焊点→合金化及后工序增加的主要工序：埋层的光刻及扩散、隔离墙的光刻及扩散 目的：埋层：1、减小串联电阻；2、减小寄生PNP晶体管的影响 隔离墙：将N型外延层隔离成假设干个“岛”，并且岛与岛间形成两个背靠背的反偏二极管，从而实现PN结隔离1-1-2.NPN管的电极是如何引出的？集电极引出有什么特别要求？答：集成电路中的各个电极均从上外表引出要求：形成欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触〔金半接触势垒二极管〕因此，外延层电极引出处应增加浓扩散1-1-3.典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或放射区扩散之后？答：由于隔离扩散深度较深，基区扩散深度相对较浅。

放在基区扩散之前，以防后工序对隔离扩散区产生影响1-1 作业1-1-1.典型PN结隔离工艺中器件之间是如何实现隔离的？答：在N型外延层中进展隔离扩散，并且扩穿外延层，与P型衬底连通，从而将N型外延层划分为假设干个“岛”；同时，将隔离区接最低电位，使岛与岛之间形成两个背靠背的反偏二极管，从而岛与岛互不干预、互不影响通过以上两点实现了器件间的隔离1-1-2. 设典型PN结隔离工艺允许的最小线宽、外延层的厚度和各相关图形间的间距都为W，画出最小面积NPN晶体管图形和剖面构造图，并分别估算W为1μm 和0.5μm时，在1cm2的芯片面积上可以制作多少各这种相互隔离的最小面积晶体管 答： 长为9W，宽为5W，面积min为45W 计算略2 1-2 思索题1-2-1.在N阱硅栅CMOS根本工艺中做连线有源区和多晶硅可否穿插通过？答：不行以穿插通过假如是多晶硅与有源区穿插，尚可利用硅栅自对准来注入有源区，有源区被多晶硅分隔成两个不相连通的有源区，符合工艺要求但是，假如做金属连线有源区和多晶硅穿插，会引起金属线正下方亦有杂质注入，即两个原来分隔的有源区连通起来了，形成不了源区、漏区、沟道区，不符合工艺要求。

1-2-2. 在N阱硅栅CMOS根本工艺中有源区包括哪些区域，是如何刻蚀出来的？ 答：有源区包括：1，没有场区氧化层的区域；2，没有多晶硅氧化层的区域；3，没有外表光刻胶层的区域〔源区、漏区、沟道区、欧姆接触区〕 如何刻蚀出来：首先通过光刻场区、场区氧化、去氮化硅，确定场区氧化层 的分布位置；再通过栅氧化、淀积多晶硅和反刻多晶硅，确定N+多晶硅的分布位置；最终通过光刻有源区，从而最终确定有源区位置1-2-3.集成MOS管的衬底电极与分立MOS器件的有何不同？引出时要留意什么？ 答：不同点：集成MOS管的衬底电极都从上外表引出而分立MOS器件衬底电极从下外表引出 留意点：由于P-Sub和N阱的掺杂浓度都较低，为了幸免整流接触，电极引出处必需有浓掺杂区，尽量形成欧姆接触 1-2 作业1-2-1.N阱硅栅CMOS根本工艺中的有源区包括哪些区域？ 答：在N阱硅栅CMOS根本工艺中有源区包括源区〔S〕、漏区〔D〕、沟道区〔G〕、欧姆接触区1-2-2.形成MOS管源漏区须要哪些光刻掩膜版？源漏区注入时有哪些介质做掩蔽层？ 答：须要的掩膜版：N-阱光刻掩膜版、场区光刻掩膜版、多晶硅反刻掩膜版、Pplus光刻掩膜版、Nplus光刻掩膜版。

掩蔽层介质：场区氧化层、多晶硅氧化层、外表光刻胶层 1-2-3.场区注入和局部氧化有哪些作用？ 答：场区注入：提高P型场区开启电压，既有利于减小外表场区氧化层台阶，场区氧化层可以适当减薄，又有利于抑制闩锁效应 局部氧化：1. 提高场区阈值电压，防止寄生MOS 管开启；2. 场区氧化层一 局部在硅衬底外表之下，使得高出外表局部的氧化层台阶变小，提高了金属布线的牢靠性 1-3 作业1-3-1.设计1.3.1中给出的以N阱CMOS工艺为根底的BICMOS工艺流程〔见下列图〕 答：衬底打算〔P型〕→氧化→光刻n+埋层区→n+埋层扩散→清洁外表→生长p-外延→隔离氧化〔薄氧+生长Si3N4〕、光刻N-阱(N-well)→N-阱注入，N-阱推动，退火，清洁外表→长薄氧、长Si3N4、光刻场区(active反版)→场区氧化, 清洁外表→氧化光刻P扩散区，P区扩散→栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶→光刻P+ active注入区〔Pplus 〕， P+注入〔硅栅自对准〕→光刻N+active注入区(Nplus)，N+注入〔硅栅自对准〕→清洁场区氧化层→绝缘介质淀积，平整化，光刻通孔(via)→蒸镀金属，反刻金属〔metal)→清洁绝缘介质层→钝化层淀积，平整化，光刻钝化窗孔(pad)。

2-1 思索题2-1-1.集成NPN管与分立NPN管有什么不同？ 答：〔1〕四层三结构造，构成了一个寄生的PNP晶体管〔有源寄生〕； 〔2〕电极都从上外表引出，造成电极的串联电阻和电容增大〔无源寄生〕 2-1-2.有源寄生效应有何影响？如何减小或消退？ 答：影响：〔1〕NPN晶体管正向有源时，寄生PNP晶体管截止,等效为寄生电容； 〔2〕NPN晶体管饱和或反向有源时，寄生PNP晶体管正向有源导通有电流流向衬底，影响NPN晶体管的正常工作 措施：增加n+埋层：①加大了寄生PNP晶体管的基区宽度(到埋层的下边界)；②形成了寄生PNP晶体管基区减速场〔埋层的上半区域〕 2-1-3.无源寄生有何影响？ 答：集电极串联电阻影响电流放大系数；基极寄生电阻引起放射极电流集边效应， 还影响高频增益和噪声性能；放射极串联电阻很小，一般可忽视寄生电容包括放射结电容、集电结电容、隔离结电容，PN结电容包括势垒电容、扩散电容、底面和侧面电容，它们都影响着晶体管的频率参数 2-1-4.NPN管图形尺寸与其主要参数之间有什么关系？ 答：〔1〕电流容量与放射区条长的关系：“电流集边效应”使最大工作电流正比于有效放射极周长：IEmax = α LE-eff〔2〕饱和压降与集电极寄生电阻的关系：集电极串联电阻，使晶体管饱和压降提高：Vces = Vceso + Ic×rces〔3〕频率特性与寄生电阻、电容的关系:1/fT = 2π*1.4*(reCe + Wb2/5Dnb + rces*Cc + δc/Vm + 1/2rcesCjs)2-1-5.NPN管常用图形各自的特点是什么？ 答：〔1〕单基极条形：构造简洁、面积小,寄生电容小,电流容量小,基极串联电阻大,集电极串联电阻大。

〔2〕双基极条形:与单基极条形相比,基极串联电阻小,电流容量大,面积大,寄生电容大〔3〕双基极双集电极形:与双基极条形相比,集电极串联电阻小,面积大,寄生电容大〔4〕双射极双集电极形:与双基极双集电极形相比,集电极串联电阻小,面积大,寄生电 容大 〔5〕马蹄形:电流容量大,集电极串联电阻小,基极串联电阻小,面积大,寄生电容大〔6〕梳状:它源于基极集电极马蹄形，其主要特点是具有大的电流容量通常基极和放射极可以都采纳多直条形而集电极采纳U 型电流容量大，集电极串联电阻小，基极串联电阻小，面积大，寄生电容大2-1-6.超增益管BC结的偏压为什么要限制在0伏左右？ 答：为了减小基区宽度调制的影响2-1-7.超增益管的放射区通常采纳什么图形？为什么？ 答：采纳圆形放射区圆形周界短,受外表态影响小2-1 作业：2-1-1.分别画出单基极条形和双基极双集电极构造的平凡NPN晶体管的平面图〔幅员〕和剖面图，并具体说明埋层的作用 答： 埋层作用：①埋层的存在加大了寄生PNP晶体管的基区宽度，基区直到埋层的下边界，基区宽度增加意味着复合损失的电子数目增加，减小了寄生PNP晶体管效应。

②由于埋层的上半区域中，掺杂浓度的梯度从中心局部到上边缘处渐渐减小，这对于电子的作用效果与电子运动状况相反，阻碍电子运动，因而形成了寄生PNP晶体管基区减速场，减小了寄生PNP晶体管效应③有掺杂的埋层置于C极与B极下部，减小了集电极串联电阻 2-1-2.画出单基极条形双硼扩散构造的超增益NPN晶体管的平面图〔幅员〕和剖面图，并说明幅员设计以及应用的留意事项 答： 留意事项：①采纳圆形放射区，周界短,受外表态影响小；②应用时BC结偏置限制在0V左右，以减小基区宽度调制效应的影响假如BC结偏置较大，当Vce增加时，集电结反偏增大；xmc增大，有效基区宽度减小，致使基区少子浓度梯度增加，电流增加；基区内复合削减，β*增大，所以随着Vce增大曲线分散〔β增大〕原始Wb越小，Δxmc引起的相对改变ΔWb/Wb越大，曲线分散程度越厉害如下列图 3-1 作业3-1-1. 阐述集成电路幅员设计的重要性答：集成电路幅员上的几何图形尺寸干脆确定着芯片上各物理层的尺寸，是集成电路制造的依据所以，集成电路幅员设计是集成电路实现过程中必不行少的关键的设计环节3-1-2.阐述遵循幅员设计规那么进展集成电路幅员设计的重要性。

答：设计规那么与厂家的技术水平和设备条件亲密相关，它不是正确与不正的确现集成电路的严格界限，但是由于它包含了必须的工艺容差，遵循它进展幅员设计可以保证集成电路高概率地正的确现3-2思索题3-2-1. 隔离区如何划分？阱区如何划分？ 答：隔离区划分原那么： ①NPN管 集电极电位不一样的NPN晶体管必需放在不同的隔离区，而集电极电位一样的NPN晶体管可以放在同一个隔离区内②PNP管基极电位不一样的PNP晶体管必需放在不同的隔离区，而基极电位一样的PNP晶体管可以放在同一个隔离区内③ NPN与PNP?假如NPN晶体管集电极电位和横向PNP晶体管的基极电位一样，它们可以放在同一个隔离区内④电阻多数电阻原那么上都可以放在同一个隔离区内，只要保证它们之间实现电隔离⑤基区扩散电阻与晶体管?基区扩散电阻两端电位不高于NPN晶体管集电极电位时，可与NPN晶体管同放一个隔离区内；?基区扩散电阻两端电位不高于横向PNP晶体管基极电位时，可与横向PNP晶体管同放一个隔离区内⑥其它?二极管及其它有源器件以及特别构造电阻、电容可依据详细构造和电隔离原那么来划分隔离区阱区划分原那么：?衬底电位一样的PMOS管都可以放在同一个N阱内，衬底电位不一样的PMOS管必需放在不同的N阱内。

当可以放在同一个N〔P〕阱中PMOS〔NMOS〕管较多时，通常依据布局布线的须要可以敏捷划分多个N〔P〕阱，幸免同类器件过于集中影响布线 3-2-2.压焊点如何排布？ 答：〔1〕排布形态：压焊点是芯片与封装管腿相连接用的输入/输出端口〔I/O〕，一般分布在芯片四周I/O较少时通常采纳嵌入式〔embed〕?I/O较多时通常采纳环绕式排方式〔in-line〕 ?I/O许多时通常采纳双环错列方式〔staggered〕 〔2〕排布依次：?由系统特定用途给定或用户给定：这种状况不能变更压焊点的排列依次，须要在单元布局时适当。