晶体震荡电路的设计与量测.doc

在半導體製程技術的不斷提升下，產品體積大幅縮小，對功能與運算時脈卻更為要求，因此，在半導體製程技術的不斷提升下，產品體積大幅縮小，對功能與運算時脈卻更為要求，因此，本文以晶體震盪電路的設計與量測為題，探討相關特性與技術本文以晶體震盪電路的設計與量測為題，探討相關特性與技術 由於科技的日新月異，IC 內部的複雜度與精確度較從前大幅提升，所需的時脈速度也越來越高，相對的要求時脈的穩定度與精確度也大幅提昇，如何利用晶體（Crystal）來設計與量測所需的振盪電路，已經成為一個重要的課題，以下我們分成幾個部分加以討論電氣特性電氣特性有鑑於其晶體電氣特性的複雜，我們針對晶體的電氣特性或是振盪電路有影響的部分，做一詳細討論，由於陶瓷/晶體的電器特性相似，所以也一併討論 等效電路等效電路 陶瓷/晶體雖然在電器特性上有些差異，但是等效電路(圖一)是相同的，雖然陶瓷振動的諧振現像，可以視為與晶體相同，但主要差異在陶瓷振動的振盪頻率，電感 L1 較小，串聯電容 C1 相當大，此乃意味著串聯諧振頻率（fs）與並聯諧振頻率（fa）差（即 fs-fa）會變得相當寬闊 圖一 Crystal / Ceramic model 圖二 串聯共振 並聯共振當晶體工作在串聯共振時，等效電路(圖二)阻抗在時是趨近於 0，好的串聯共振線路設計，與負載電容無關，所以就不需要指定。

當晶體工作在並聯共振時，就像一電感在電路上，因此負載電容就非常重要，因為它可以決定振盪點的位置，如(圖三)所示而且電抗改變，頻率也跟隨著改變，所以在不同頻率與間，由、L1 決定，在並聯線路的設計上，負載電容是需要指定的，如(圖四)所示 圖三 並聯共振頻率區域 圖四 並聯共振 AT-CUT 與 BT-CUT 典型的 AT-CUT 曲線是 S 形，BT-CUT 曲線是拋物線形，如(圖五)所示；兩種 Cut 都對稱於室溫（25℃±3℃）在相同的頻率下，BT-CUT 的 Quartz blank 相對的比 A-CUT 厚，因此提供較好的Yield 與低單價，在選擇適當的切割前，要注意的是他們所擁有的不同移動參數和頻率 VS 溫度特性 圖五 溫度曲線圖 改變負載電容和 Pullability Pullability 是定義頻率與負載電容的關係，而負載電容是指與晶體串聯或是並聯的電容如果晶體工作在並聯振盪時，晶體就會等效於電感，當電抗改變時，頻率也會跟著改變，不同的頻率在與間，由晶體的與 CL 決定公式一） 相同的晶體在 3 倍頻工作模式下，Pullability 影響較小，因為 C1 在 3 倍頻模式下的電容值是在基頻下的約 1/9。

如果 CL 小或者是 C1 大，則頻率的靈敏度就會提升，導致在較小負載電容的情況下，設計和控制準確頻率的難度很高 Overtone Crystal 倍頻的晶體架構(圖六)，為基頻的奇數倍 圖六 overtone crystal model Crystal 的基本參數 （公式二）（公式三）（公式四） （公式五） Change frequency（serial to parallel）振盪原理振盪原理在瞭解晶體的電器特性後，我們可以來設計一個穩定的振盪器，使用放大器來設計振盪線路，必須滿足在起振頻率點的兩個條件： (1)必須為正迴授，即在輸入與輸出的相位相差 360 度 (2)在起振頻率開迴路增益必須大於一 就像 Barkhausen 所提的法則，共振器必須把需求頻率以外的增益抑制，並提供所需的相位偏移 (圖七)是描述兩個最普遍的振盪配置圖，是使用反相器來做振盪，是目前最受歡迎的設計方式 圖七 (a)串聯共振振盪器 (b)並聯共振振盪器 為完整起見，我們也畫出使用離散元件來設計振盪電路，如(圖八)所示我們使用雙極性或單極性電晶體來達成，今天這些振盪器似乎被限定在專門的應用或是非常便宜的玩具上。

圖八 (a)Pierce 振盪器 (b)Colpitts 振盪器 (c) Clapp 振盪器 考慮串聯振盪如圖七(a)所示，兩個反向器達成 360 度的相位移，當晶體在起振頻率時，阻抗相當於R1，有最少衰減第一個反向器上的電阻是提供一個偏壓，使它能工作在線性區第二個反向器驅動晶體振盪出方波由於晶體的高 Q 值和反向器的增益在高頻時會急遽下降，方波所包含的諧波被壓抑，所以 sine wave 可以在第一個反向器輸入端觀察到 並聯共振，如圖七(b)，是目前被使用最多的方法，通常被當作 IC 內部 clock 使用不像串聯共振，它只需要一個反向器提供一個 180 度的位移，剩下的 90 度位移由 R2 C2 來提供，晶體本身振動在串聯諧振，晶體內部的 R 連同 C1 增加 90 度，全部共移動 360 度，R1 是提供反向器工作在線性區如果有足夠的增益在晶體的振盪頻率，就可以滿足 Barkhausen 法則 理論上，Crystal 工作應如上述所說，但實際上並非這樣首先，特別是在高頻，反向器會出現內部的延遲，導致相位會大於 180 度，大約在 185 度以內再來就是 R2 C2 在實際的情況下，相位偏移量會小於 90 度，大約在 73 度，所以如果要使晶體振盪，則必須移動串聯共振點，改變晶體阻抗（即晶體內部的 R 與電感），直到相位偏移 360 度為止，這就是為什麼我們可以改變外部電容時，就可以改變晶體的振盪頻率。

同樣的，串聯共振通常需要一個串聯電容 C1，如圖七(a)所示，來做相位補償振盪器設計振盪器設計如何組合上述所說的去建立一個振盪器呢？使用一個放大器來做振盪，是一件很容易的事情，但是通常不受歡迎，因為振盪穩定性是一件很難去預測的問題使用簡單的六個元件所組成的振盪器會有很多小問題少數的元件有足夠的特性來做準確的計算，而且元件的誤差容忍度會使計算出來的值多到無法處理 現在越來越多的 IC 內部線路，需要準確地時脈來當作整個 IC 的時脈，通常我們使用 Pierce 線路如(圖九)所示，即外加兩個電容 C1、C2，大約是在 20~30pF但是這不能阻止問題的發生，特別是大量製造的一致性，例如在大量生產時，晶體內的漏電阻 R 值的偏差，結合內部 CMOS 放大器，有時會導致開回路增益下降至“1“以下，這意味著時脈將停止振盪 圖九 Pierce 在實際應用上，我們很難去偵測到這振盪線路是否工作在臨界系統中，因為它出現非經常性的錯誤例如在啟動時脈時，問題會隨著溫度的上升或下降而趨於嚴重另外一個問題是增益太大時，可能會造成晶體起振在 overtone 頻率上，更慘的狀況是，由於在晶體內唯一消耗能量的只有晶體內的 R 值，驅散太多的熱能會導致晶體破裂。

要計算晶體所消耗的能量，需要知道有多少電流通過晶體，由於電壓橫跨晶體包含的反應元件，所以不常使用；量測電流，我們通常使用電流探棒，或者插入一小電阻在反向器輸出與晶體間，如圖七(b)中R2 所示，並量測其跨在電阻上的電壓 晶體規格中在最大的消耗功率上，通常是 mW 的級數過度的能量會經由串聯電阻 R2 來消耗，但是需要注意的是，這個電阻會有開回路增益下降的情形，可能導致啟動時出現問題或是頻率發生不穩的狀況，如上所述振盪線路需考量因素振盪線路需考量因素放大器與反饋電阻放大器與反饋電阻 假設 IC 內部元件包含了放大器、反饋電阻和輸出阻抗，由於是 CMOS 放大器，所以放大器模型為互導放大器（transconductance amplifier），規格為 （公式六） 我們得知若要符合振盪條件，則閉回路增益需大於“1“，即希望在所需的工作頻率裡，乘上迴授阻抗 Z值大於“1“放大器的增益是可以被量測的，如(圖十)、(圖十一)所示，我們需要量測是否有足夠的增益在我們需要的頻率和設計極限 增益對溫度以及頻率對電壓也是我們重視項目之一，開始的增益與振盪的維持需，如(圖十二)所示，符合下列式子： （公式七） 輸出阻抗會限制 XTAL 功率輸出和提供小的相位移（與 Cout） 圖十 增益量測 圖十一 互導量測 圖十二 石英振盪架構圖 負載電容負載電容 如果負載電容太大，振盪器就會因為在工作頻率的迴授增益太低而不會啟動，這是因為負載電容阻抗的關係，大的負載電容會產生較長的啟動穩定時間。

但是若負載電容太小，會出現不是不起振（因為整個迴路相位偏移不夠）就是振在第 3、5、7 泛音（overtone）頻率電容的誤差是需要考量的，一般而言陶瓷電容的誤差在±10％，可以滿足一般應用需要所以若要有一個可靠且快速起振的振盪器，在沒有導致工作在泛音頻率下，負載電容應越小越好 反饋項目反饋項目 下列描述設計振盪器所需的典型石英參數規格： 1、驅動能力： 由於 AT cut 石英振盪器是設計在能承受較高的驅動功率（5-10mW max），所以若選擇 AT cut 的石英振盪器，工作在頻率大於 1MHz 且電壓為 5V典型的計算晶體消耗功率如下： （公式八） R 為晶體內部的電阻 C 為晶體內部的兩電容值相加 C=C1+C0 若電阻為 40 歐姆，電容為 20pF，則在工作頻率在 16MHz 時，所消耗的功率為 2mW 2、串聯阻抗： 較低的串聯阻抗會有較好的表現，但是需要的成本較高；較高的串聯阻抗會導致能量的損耗和較長的啟動時間，但是可以降低 C1，C2 來補償這個值的範圍大概在 1MHz 200 歐姆到 20MHz 15 歐姆左右 3、頻率： 在並聯共振線路中的振盪頻率，有 99.5％的頻率決定在晶體，外部的元件約只佔 0.5％，所以外部元件 C1、C2 和佈線主要在決定於啟動與可信賴程度。

典型的初始誤差為±1％，溫度變化（-30 到 100度）為±0.005％，元件老化約為±0.005％泛音晶體振盪泛音晶體振盪在早期，晶體在基本波振盪下，頻率界線為 20MHz，當然市售的晶體振盪基本波也有高於 20MHz 以上，由於售價較高，較少人使用然而晶體製造技術隨時間而提升，一般而言，基頻做到 40MHz 以上都不再是問題，但是高於 40MHz 時，基頻振盪所需的費用就會高出許多，所以在此之上的頻率有所需要時，可以利用頻率有倍頻的特性來得到高頻的方法，不過頻率倍頻電路元件既多且複雜，而且需要調整，假如在 100MHz 以下，則我們可以使用泛音（overtone）振盪線路，就可以使頻率振盪在基本波的 3 倍、5 倍、7 倍基本上使用第 3 的泛音線路和基本波頻率線路差不多，差異在於迴授電阻值較小，一般調整振盪頻率的方式是調整迴授電阻 Rf，從 1M 開始往下做調整，通常典型值約在 2K 到6K 在第 3 泛音模式下，通常我們會加一個電感與電容，這個線路主要在壓制基頻，如(圖十三)所示，在第 3 泛音晶體振盪線路中，選擇 L 與 C 元件值來達成下列條件： 圖十三 串聯共振線路 圖十三中，L、C 所組成的形式為串聯共振線路，指定在一個的基頻頻率上做 notch 濾波，把基頻濾掉，所以這個線路並不支援在基頻共振線路上。

L、C 所組成濾波部分，可以放在放大器的左邊或是右邊，不論如何，此濾波部分放在輸出地方會比較適當，因為它可以在信號進入晶體前幫忙清掉不要的頻率通常除了我們所需要的諧振外（如基本波、3rd overtone、5th overtone 等等），還有副振動頻率，此頻率通常稍高於我們所需的頻率，大約幾百 KHz 的範圍，我們稱他為寄生混附（Spurious），如( 圖十四)在振盪器的設計應用上，需要去控制這寄生混附，使它的值越低越好 圖十四 結論結論目前在數位領域中，最常讓人頭痛的莫過於抖動（Jitter）問題，然而有些相關問題的原因就是因振盪線路設計不良所產生的抖動，如何量測與製作一個好的振盪線路，在現今的 IC 裡，已經是一個不可或缺的線路。