实验五--数字锁相环与位同步.docx

实验五 数字锁相环与位同步一、 实验目的1. 掌握数字锁相环工作原理2. 掌握用数字环提取位同步信号的原理及对其输入的信息代码的规定3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号相位抖动等基本概念二、 实验原理可用窄带带通滤波器或锁相环来提取位同步信号实验1中用电荷泵锁相环和实验3中的模拟锁相环对输入噪声都可以等效为一种窄带带通滤波器，因而可以用来提取位同步信号但前者规定输入信号为周期或准周期数字信号，后者规定输入信号为周期或准周期正弦信号本实验使用数字锁相环提取位同步信号，它不规定输入信号一定是周期信号或准周期信号用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，TX系实验中的位同步器由控制器、触发器型数字锁相环及脉冲展宽器构成，数字锁相环涉及鉴相器、量化器、数字环路滤波器、数控振荡器等单元位同步模块原理框图如图5-1本实验环路中的重要器件是单片机89C51及可编程定期器/计数器8254本实验环路中使用了两个8254芯片，共6个计数器，分别表达为8254A0、8254A1、 8254A2、8254B0、8254B1、8254B2它们分别工作在M0、M1、M2三种工作模式。

M0为计数中断方式，M1为单稳方式，M2为分频方式除地址线、数据线外，每个8254芯片尚有时钟输入端C、门控信号输入端G和输出端O数字鉴相器电原理图及波形图如图5-3（a）、图5-3（b）所示输出信号宽度正比于信号及上升沿之间的相位差，最大值为的码元宽度称此鉴相器为触发器型鉴相器，称包具有触发器型鉴相器的数字环路为触发器型数字锁相环量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254B2完毕（N0为一种码元宽度的量化级数，此处N0=52）作为8254B2的门控信号，为高电平时8254B2进行减计数，为低电平时严禁计数，计数结束后从8254B2读得的数字为 （5.1）式中为脉冲宽度的量化值（下面用量化值表达脉冲宽度和时间间隔），，读数给束后再给8254B2写入计数常数N0读数时刻由8254A2控制，它工作在M1模式，计数常数为N0，作为门控信号一种脉冲使8254A2产生一种宽度为N0的负脉冲，倒相后变为正脉冲送到89C51的端，而89C51的外中断1被设立为负跳变中断申请方式由于8254A2产生的脉冲宽度不不不小于脉冲宽度且它们的前沿处在同一时刻，因此可以保证中断中请后对8254B2读数时它己停止计数。

数字环路滤波器由软件完毕可采用许多种软件算法，一种简朴有效的措施是对一组作平均解决设无噪声时环路锁定后与的相位差为/2 ，则在噪声的作用下，锁定期的相位误差也许不小于N0／2 也也许不不小于N0／2这两种状况浮现的概率相似，因此平均解决司以减小噪声的影响，m个Nd值的平均值为 （5-2）数字滤波器的输出为 （5-3）数控振荡器由四个8254计数器及某些门电路构成，其原理框图如5—4所示，图中己注明了各个计数器的工作方式和计数常数如下分析环路的锁定状态及捕获过程，此时不考虑噪声的影响环路开始工作时，软件使8254B0和8254B1输出高电平，从而使8254A1处在计数工作状态、8254B1处在停止计数状态，G6处在启动状态，8254A1输出一种周期为N0的周期信号若环路处在锁定状态，则，由式（5-1）及式（5-2）得此时89C51的P1，4口不输出触发脉冲，8254A0输出端仍保持初始化时的高电平，从而使8254B0的门控端G保持低电平、输出端0保持高电平这样可保持8254A1、8254B1的工作状态不变、环路仍处在锁定状态若环路失锁，则，，P1，4口输出一种正脉冲，在作用下，8254A0输出一种宽度为的负脉冲，倒相后变为正脉冲送给G2，G2的另一种输入信号来自8254A1。

在G1输出的宽度为 N0的正脉冲持续时间内， 8254A1一定有（也只有）一种负脉冲信号输入，此负脉冲经G4倒相后与G1输出的正脉冲相与后给8254B0的G端送一种触发信号u4在u4的作用下，8254B0输出一种宽度为N0-2 的负脉冲在这段时间内，8254A1停止计数工作， 8254B1进行减计数且在此时间内的最后一种时钟周期输出一种负脉冲8254B0输出的负脉冲的后沿重新启动8254A1，使它重新作÷N分频设m＝l，上述过程的有关波形如图5-5所示，图中为环路锁定状态下数控振荡器的输出信号由图5-5可见，不管失锁时相位误差多少（不会不小于N0），只要对数控振荡器作一次调节，就可使环路进入锁定状态，从而实现迅速捕获程序流程如图5-6所示，输入信号使IEI置“1”，且使8254B2计数，对IEI进行位操作时又使之置“0”由于量化误差，故当为，+ l 或 -l 时，环路皆处在锁定状态，不对数控振荡器进行调节程序中令m=16，进行16次鉴相后做一次平均运算，若发现环路失锁，则对数控振荡器进行一次调节控制器的作用是保证每次对8254B2进行读操作之前鉴相器只输出一种正脉冲，它由或门7432(US:B）及16分频器74190(U13）构成。

锁相环程序清单见附录三当数字环输入信号的码速率与数控振荡器的固有频率完全相似时，环路锁定后输入信号与反馈信号（即位同步信号）的相位关系是固定的且符合抽样判决器的规定（固然开环时它们的相位误差也是固定的，但不符合抽样判决器的规定）输入信号码速率决定于发送端的时钟频率，数控振荡器固有频率决定于位同步器的时钟频率和数控振荡器固有分频比由于时钟信号频率稳定度是有限的，故这两个时钟信号的频率不也许完全相似，因此锁相环输入信号码速率与数控振荡器固有狈率小也许完全相等（即环路固有频差不为0）数字环位同步器是一种离散同步器，只有当输入信号的电平发生跳变时才也许对输入信号的相位和反馈信号的相位进行比较从而调节反馈信号的相位，在两次相位调节的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，虽然输入信号无噪声也是如此显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范畴越小反之，对同步信号的相位抖动规定越严格，则收发时钟的频率稳定度也应越高位同步信号抖动范畴还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调节之间的时间间隔越长，位同步信号的相位抖动越大。

对于NRZ码来说，容许其连“1”、连“0”的个数决定于数字环的同步保持时间与收发时钟频率稳定度、码速率RB、容许的同步误差最大值的关系为： 的定义是：位同步器输入信号断开后，收发位同步信号相位误差不超过的时间有关数字环位同步器的工作原理，可参照文献[3]、[4]、[5]三、 实验内容及实验环节本实验使用数字信源棋块和位同步模块 1 、熟悉位同步模块工作原理将数字信源模块的NRZ-OUT信号连线连接到位同步模块的S-IN端，接通实验箱电源按几下位同步模块的复位键，使单片机可靠复位，保证位同步模块正常工作 2 、观测数字环的锁定状态和失锁状态调节信源模块的K1、K2、K3开关，使NRZ-OUT为0111 0010 1100 0000 0000 0000将示波器置于外同步触发状态，用数字信源的FS信号作为示波器的外同步触发信号将示波器的两个探头分别接信源模块的NRZ-OUT和位同步模块的BS-OUT锁定期)（失锁时）调节位同步模块上的可变电容CR2，观测数字环的锁定状态和失锁状态锁定期BS-OUT信号上升沿位于NRZ-OUT信号的码元中间且在很小范畴内抖动：失锁时，BS-OUT的相位抖动很大，本实验也许超过半个码元宽度范畴。

3 、观测位同步信号抖动范畴与位同步器输入信号连“1”或连“0”个数的关系调节电位器CR2使环路锁定且BS-OUT信号相位抖动范畴最小，调节信源模块的K1、K2、K3,使每帧NRZ-OUT信号只有1个“1”码或只有1个“0”码，观测此时BS-OUT信号的相位抖动变化状况4 、观测位同步器的迅速捕获现象调节信源模块的K1、K2、K3开关，使NRZ-OUT还原为0111 0010 1100 0000 0000 0000,并调节电位器CR2使BS-OUT信号的相位抖动最小手动按下复位键使锁相环路不工作，观测NRZ-OUT与BS-OUT信号之间的相位关系变化状况，在放开复位键使环路工作，观测迅速捕获现象（位同步信号 BS-OUT的相位一步调节到位）四、 实验思考题1、数字环位同步器输入NRZ码的连“1”或连“0”个数增长时，提取的位同步信号相位抖动增大，试定性解释此现象输入NRZ码连“1”或连“0”个数增长时，鉴相器输出脉冲的平均周期增大，数字环路滤波器输出的控制信号平均周期增大，即需通过更长的时间才对DCO的相位调节一次DCO输出的位同步信号反复频率于环路输入的NRZ码的码速率之间有一定的误差，当对DCO不进行相位调节时，其输出信号的上升沿与码元中心之间的偏差将不断增大，相位调节时间间隔越长这种偏差越大，即位同步信号相位抖动越大。

2、若数字锁相环位同步器输入信号为RZ码，试分析连“1”码和连“0”码的长度与位同步信号相位抖动范畴的关系当为RZ码，即归零码时，信号功率谱存在定期分量，当连“1”码和连“0”码的长度较长时，始终是相似的电平，难以辨别出码元的起止时刻，相位仍会发生抖动3、数字环位同步器的同步抖动范畴随发端和收端的时钟稳定度减少而增大，试定性解释此现象发端和收端的时钟稳定度减少，固有频差增大，DCO输出位同步信号与环路输入信号之间的相位误差增大得越快，而环路对DCO的相位调节时间间隔，平均值是不变的（当输入信号一定期），故当发端和收端的时钟稳定度减少时，数字环位同步信号的同步抖动范畴增大4、若将AMI码或HDB3码整流后作为数字环位同步器的输入信号，能否提取位同步信号？为什么？对这两种码的连“1”个数有无限制？对AMI码的信息代码中连“0”个数有无限制？对HDB3码的信息代码中连“0”个数有无限制？为什么？能由于将AMI码或HDB3码整流后得到的是一种单极性归零码，其上升沿收使鉴相器输出高电平，从而使位同步正常工作对这种码的信息代码连“1”个数无限制，因连“1”代码相应AMI码及HDB3码为宽度等于码元宽度一半的正脉冲或负脉冲，整流后全为占空比为0.5的正脉冲，脉冲上升沿个数等于信息代码“1”码个数。

对AMI码的信息代码中连“0”个数有限制，因AMI码连“0”个数等于信息代码连“0”个数，不产生脉冲，也就没有上升沿对HDB3码的信息代码中连“0”个数无限制，由于不管信息代码连“0”个数有多大，HDB3码中连“0”个数最多为3即鉴相器在四个码元内至少工作一次5、试定性解释本实验使用的数字锁相环迅速捕获机理，并与超前滞后型数字环进行比较本实验中可对DCO的分频比任意调节，一次调解就可使环路锁定，而在超前滞后型数字环中每次调节只能使DCO的分频增大1或减1，需多次调节才干使环路锁定。