TMS320C54x的硬件结构.ppt
54页
第二章：第二章：TMS320C54x的硬件结构的硬件结构2.1 TMS320C54x硬件结构框图硬件结构框图2.2 总总 线线 结结 构构2.3 中央处理单元中央处理单元(CPU)2.4 存储器和存储器和I/O空间空间2.5 中中 断断 系系 统统 2.1 TMS320C54x硬件结构框图硬件结构框图§1. TMS320C54x内部结构（内部结构（3大块）大块） (1)CPUCPU：：包包括括算算术术逻逻辑辑运运算算单单元元(ALU)、、乘乘法法器器、、累累加加器器、、移移位位寄寄存存器器、、各各种种专专门门用用途途的的寄寄存存器器、、地地址址生生成成器器及内部总线及内部总线 (2)存存存存储储储储器器器器系系系系统统统统：：包包括括片片内内程程序序ROM、、片片内内单单访访问问的的数数据据RAM和双访问的数据和双访问的数据RAM、、外接存储器接口外接存储器接口 (3)片片片片内内内内外外外外设设设设与与与与专专专专用用用用硬硬硬硬件件件件电电电电路路路路：：包包括括片片内内定定时时器器、、各各种种类类型型的的串串口口、、主主机机接接口口、、片片内内锁锁相相环环(PLL)、、时时钟钟发发生生器器及各种控制电路。
及各种控制电路 2. TMS320C54x主要特性主要特性 C54x是一款低功耗、高性能的定点是一款低功耗、高性能的定点DSP芯片芯片 （（（（1 1））））CPUCPU部分部分部分部分 • 先先进进的的多多多多总总总总线线线线结结结结构构构构(1条条程程序序总总线线、、3条条数数据据总总线线和和4条地址总线条地址总线) • 4040位位算算术术逻逻辑辑运运算算单单元元(ALU)(ALU)(ALU)(ALU)，，包包括括1 1个个4040位位桶桶形形移移位寄存器和位寄存器和2 2个独立的个独立的4040位累加器位累加器 • 17位位并并行行乘乘乘乘法法法法器器器器，，与与40位位专专用用加加法法器器相相连连，，用用于于非非流流水线式单周期乘法水线式单周期乘法/累加累加(MAC)运算 （（（（1 1））））CPUCPU部分部分部分部分（续）（续） • 比比比比较较较较、、、、选选选选择择择择、、、、存存存存储储储储单单单单元元元元(CSSU)(CSSU)：：用用于于加加法法/ /比比较较选择 • 指指指指数数数数编编编编码码码码器器器器：：：：可可以以在在单单个个周周期期内内计计算算4040位位累累加加器器中数值的指数。
中数值的指数 • 双双双双地地地地址址址址生生生生成成成成器器器器：：：：包包括括8个个辅辅助助寄寄存存器器和和2个个辅辅助助寄寄存器算术运算单元存器算术运算单元(ARAU) （（（（2 2）存储器系统）存储器系统）存储器系统）存储器系统 • 192 192 KK字字字字可可可可寻寻寻寻址址址址存存存存储储储储空空空空间间间间：：64 K字字程程序序存存储储空空间间、、64 K字字数数据据存存储储空空间间及及64 K字字I/O空空间间，，对对于于C548、、C549、、C5402、、C5410和和C5416等可将其程序空间扩展至等可将其程序空间扩展至8M • SARAMSARAM与与与与DARAM DARAM ：： （（（（3 3）片内外设）片内外设）片内外设）片内外设 • • 软件可编程等待状态发生器软件可编程等待状态发生器软件可编程等待状态发生器软件可编程等待状态发生器 • • 可编程分区转换逻辑电路可编程分区转换逻辑电路可编程分区转换逻辑电路。
可编程分区转换逻辑电路 • • 片内锁相环片内锁相环片内锁相环片内锁相环(PLL)(PLL)和时钟发生器和时钟发生器和时钟发生器和时钟发生器 • • 可编程串行接口（可编程串行接口（可编程串行接口（可编程串行接口（4 4种）种）种）种） • • 可编程定时器可编程定时器可编程定时器可编程定时器1616位（位（位（位（1~21~2个个个个）））） • 8• 8位或位或位或位或1616位主机接口位主机接口位主机接口位主机接口(HPI)(HPI) • • 多多多多种种种种节节节节电电电电模模模模式式式式：：：：软软软软件件件件控控控控制制制制片片片片外外外外总总总总线线线线、、、、CLKOUTCLKOUTCLKOUTCLKOUT、、、、器器器器件电压等件电压等件电压等件电压等 （（（（4 4）指令系统）指令系统）指令系统）指令系统l l单指令重复和块指令重复操作单指令重复和块指令重复操作单指令重复和块指令重复操作。
单指令重复和块指令重复操作l l用于程序和数据管理的块存储器传送指令用于程序和数据管理的块存储器传送指令用于程序和数据管理的块存储器传送指令用于程序和数据管理的块存储器传送指令l l3232位长操作数指令位长操作数指令位长操作数指令位长操作数指令l l同时读入同时读入同时读入同时读入2 2或或或或3 3个操作数的指令个操作数的指令个操作数的指令个操作数的指令l l可以并行存储和并行加载的算术指令可以并行存储和并行加载的算术指令可以并行存储和并行加载的算术指令可以并行存储和并行加载的算术指令l l条件存储指令条件存储指令条件存储指令条件存储指令l l从中断快速返回的指令从中断快速返回的指令从中断快速返回的指令从中断快速返回的指令 2.2 总总 线线 结结 构构 (片内总线）片内总线）TMS320C54X总线结构是围绕总线结构是围绕8组组16bit总线建立的总线建立的 ☉☉一一一一组组组组程程程程序序序序总总总总线线线线PB：：传传送送从从程程序序存存储储器器来来的的指指令令代代码码和和立即数；立即数； ☉ ☉三组数据总线三组数据总线三组数据总线三组数据总线（（CB、、DB））：：传送从数据存储器读出的操作数；传送从数据存储器读出的操作数；（（ EB））：传送写入到数据存储器中的数据；：传送写入到数据存储器中的数据； ☉☉四四四四组组组组地地地地址址址址总总总总线线线线（（PAB、、CAB、、DAB、、EAB））：：传传送送执执行指令所需的地址；行指令所需的地址； 2.3 中央处理单元（中央处理单元（CPUCPU））C54XC54X的的的的CPUCPU由运算部件、控制部件和各种寄存器组成。
由运算部件、控制部件和各种寄存器组成由运算部件、控制部件和各种寄存器组成由运算部件、控制部件和各种寄存器组成1 . CPU状态和控制寄存器状态和控制寄存器 C54x DSP有三个状态和控制寄存器：有三个状态和控制寄存器： (1) 状态寄存器状态寄存器0(ST0)；； (2) 状态寄存器状态寄存器1(ST1)；； (3) 处理器工作模式状态寄存器处理器工作模式状态寄存器(PMST) ST0和和ST1中包含各种工作条件和工作方式的状态中包含各种工作条件和工作方式的状态PMST中包含存储器的中包含存储器的设置状态设置状态及其他控制信息及其他控制信息 （（1 1）状态寄存器（）状态寄存器（ST0ST0）） 功能：功能：功能：功能：反映寻址要求和计算中的状态；反映寻址要求和计算中的状态； ST0的结构图：的结构图：含义：含义：含义：含义： ARP—— 辅助寄存器指针，用来选择辅助寄存器辅助寄存器指针，用来选择辅助寄存器 TC—— 测试测试/控制标志位，保存控制标志位，保存ALUALU测试位操作结果测试位操作结果 C——进位位 OVA /OVB ——累加器累加器A/B的溢出标志位的溢出标志位 DP——DP——数据存储器页指针数据存储器页指针 （（2 2）状态寄存器（）状态寄存器（ST1ST1）） 功能：功能：功能：功能：反映寻址要求、计算初始状态、反映寻址要求、计算初始状态、I/OI/O终端控制终端控制 含义：含义：含义：含义： BRAF —— 块重复操作标志位。
CPL ——直接寻址编辑方式位 XF ——XF引脚状态位 HM ——保持方式位 INTM ——中断方式位 OVM ——溢出方式位 SXM ——符号位扩展方式位 C16 ——双16位/双精度算术运算方式位 FRCT ——小数方式位 CMPT—— 修正方式位 ASM —— 累加器移位方式位 BRAF —— 块重复操作标志位指示当前是否在执行块重复操作BRAF=0：不在进行块重复操作BRAF=1：进行块重复操作当块重复计数器（BRC）减到低于0时，BRAF被清0INTM ——中断方式位 INTM=0：开放全部可屏蔽中断INTM=1：关闭所有可屏蔽中断 （（3）工作方式寄存器）工作方式寄存器（（PMST—Processor Mode Status）） 功能：功能：设定并控制处理器的工作方式，反映处理器工作状态；设定并控制处理器的工作方式，反映处理器工作状态；含义：含义：IPTR ——中断向量指针 ——微处理器/微型计算机工作方式位 OVLY ——RAM重复占位位DROM——数据ROM位 2.其他特殊功能寄存器（其他特殊功能寄存器（SFR））第一类第一类(26(26个个) )功能：功能：功能：功能：主要用于程序的运算处理和寻址方式的选择及设定主要用于程序的运算处理和寻址方式的选择及设定第二类（第二类（17个）个）功能：用于控制片内外设（串口、定时器、机器周期设定等）功能：用于控制片内外设（串口、定时器、机器周期设定等）注意：注意：CPU中的寄存器都是存储器映射寄存器中的寄存器都是存储器映射寄存器 （（MMR--memory mapped register ）） MMR--memory mapped register--存储器映射的寄存器首先是寄存器的概念，寄存器是有专门用途的RAM。
存储器映射，就是把存储器的地址给寄存器用 物理上这个寄存器不属于内存（memory），但在逻辑地址上它属于内存这样做的好处应该是能够用要使用访问内存的指令访问寄存器，使操作方式多样化，同时整个存储系统的地址也相对统一 3.运算部件运算部件（（（（1 1）算术逻辑单元（）算术逻辑单元（）算术逻辑单元（）算术逻辑单元（ALUALU）））） 功能：功能：功能：功能：① ① C54X使用使用40bit的的ALU和和2个个40bit累加器累加器 （（A、、B））完成二进制补码的算术运算：完成二进制补码的算术运算： ② ② ALUALU可完成布尔运算；可完成布尔运算； ③ ③ 同时完成两个同时完成两个16bit16bit运算运算 组成：组成：组成：组成：ALUALU组成框图见下图组成框图见下图 ALUALU组成框图组成框图DB15—DB0 （（2 2）累加器）累加器 功能：功能：功能：功能：存放参加运算的数据或运算结果存放参加运算的数据或运算结果 组成：组成：组成：组成：三个部分三个部分 （保护位作用：数据位余量，防止溢出，迭代运算）（保护位作用：数据位余量，防止溢出，迭代运算）累加器A和B的差别仅在于累加器A的31～16位可以作为乘法器的一个输入。
其他处理单元其他处理单元（（3 3））桶形移位器桶形移位器（（4）乘）乘/加单元加单元（（5））比较、选择和存储单元比较、选择和存储单元（（6））指数编码器指数编码器 2.4 存储器和存储器和I/O空间空间 • C54x• C54x的总存储空间为的总存储空间为的总存储空间为的总存储空间为192K192K字字字字 C54x DSP的存储器空间可以分为三个单独选择的空间，即64K字的程序空间、64K字的数据空间和64K字的I/O空间 程序空间和数据空间可以驻留在片内或者片外，而I/O空间全部在片外 1. 存储空间的分配 在C54x中，片内存储器的形式有DARAM、SARAM和ROM 3种，取决于芯片的型号RAM一般安排到数据存储空间，但也可以构成程序存储空间，ROM一般构成程序存储空间，也可以部分地安排到数据存储空间 C54x DSP具有三个CPU状态寄存器位，影响存储器的配置，这三个状态位是处理器模式状态寄存器(PMST)中的位：MP/ MC、OVLY和DROM (1) 位：① 若 =0，则片内ROM映射到程序存储空间；② 若 =1，则片内ROM不映射到程序存储空间。
(2) OVLY位：① 若OVLY=1，则片内RAM映射到程序和数据存储空间；② 若OVLY=0，则片内RAM只映射到数据存储空间 (3) DROM位：① 若DROM=1，则部分片内ROM映射到数据存储空间；② 若DROM=0，则片内ROM不映射到数据存储空间 C5402片内存储器：ROM(4K)，DARAM（16K） 4K16K 说明：说明： （（1））DSP的工作方式控制寄存器中的的工作方式控制寄存器中的OVLY（（D5））位位控制控制0000～～3FFFH存储空间的片内存储空间的片内/片外分配；片外分配； （（2））DSP的工作方式控制寄存器中的的工作方式控制寄存器中的MP/MC（（D6））位控制位控制F000～～FFFFH存储空间的片内存储空间的片内/片外分配；片外分配； （（3））TMS320TMS320C5402的的20条条程程序序地地址址线线可可扩扩展展外外部部程程序序储存器到储存器到1M字共16页，每页页，每页64k字字 2.程序存储器 多数C54x DSP的外部程序存储器可寻址64 K字的存储空间它们的片内ROM、双寻址DARAM以及单寻址SARAM，都可以通过软件映像到程序空间。
当存储单元映像到程序空间时，处理器就能自动地对它们所处的地址范围寻址如果程序地址生成器(PAGEN)发出的地址处在片内存储器地址范围以外，处理器就能自动地对外部寻址 (1)程序存储器程序存储器------------片内程序存储器片内程序存储器片内程序存储器片内程序存储器 ☉☉片内存储器是否作为程序存储器，取决于软件片内存储器是否作为程序存储器，取决于软件对对PMST的状态位的状态位 MP/MC和和OVLY的编程 ☉☉TMS320TMS320C54X片内片内ROM容量范围容量范围2K～～48K字；字； ☉ ☉ 为了增强处理器的性能，对片内为了增强处理器的性能，对片内ROM再细分为再细分为若干块，这样就可以在片内若干块，这样就可以在片内ROM的一个块内取指的的一个块内取指的同时，又在别的块中读取数据同时，又在别的块中读取数据 ☉☉片内高2 K字ROM中的内容是由TI公司定义的，这2K字程序空间(F800h～FFFFh)中包含的内容:l 自举加载程序自举加载程序 (从串行口、外部存储器、从串行口、外部存储器、I/Ｏ接口自举加载Ｏ接口自举加载)l 256字字A律压扩表律压扩表l 256字字µ律压扩表律压扩表l 256字正弦函数值查找表字正弦函数值查找表l 中断向量表中断向量表 自举加载自举加载程序，可以将用户代码调入到程序存储器的程序，可以将用户代码调入到程序存储器的任何一个位置。
任何一个位置 ☉☉MP/MC硬件复位时硬件复位时=0，，CPU从从FF80H单元（通常单元（通常存放转移指令存放转移指令→自举加载自举加载程序）开始执行程序）开始执行 图2.9 TMS320C54x片内高2K字地址ROM的分块图 (2)程序存储器------片外程序存储器片外程序存储器 最多可扩展到1M, 分为0～15页 C5402访问程序存储器时，20位地址线代替16位的地址线，扩展程序存储器的页号由XPC寄存器设定为了通过软件切换程序存储器的页面，有6条专用的影响XPC值的指令 3. 数据存储器数据存储器 TMS320C54X片内外数据存储器容量最多达片内外数据存储器容量最多达64K. (1) 片内数据存储器片内数据存储器 ☉☉C54X片内数据存储器容量范围片内数据存储器容量范围10K～～200K200K字节字节 ☉ ☉组成：片上组成：片上ROMROM、、DARAMDARAM、、SARAMSARAM（表（表2 2－－8 8）） ☉ ☉空间分配：空间分配： ☉为了提高处理器的性能，片内为了提高处理器的性能，片内RAM也细分为若干块。
也细分为若干块分块以后，用户可以在同一周期内从同一分块以后，用户可以在同一周期内从同一DARAM中取出两中取出两个操作数，将数据写入另一块个操作数，将数据写入另一块DARAM中 (2)片外数据存储器片外数据存储器 ☉☉TMS320C54X片外数据存储器容量范围最大为片外数据存储器容量范围最大为48K ☉☉根据根据CPU产生的地址自动寻址产生的地址自动寻址 4．．I/O空间空间 C54X器件除了程序和数据存储空间外，还提供了器件除了程序和数据存储空间外，还提供了64K字的字的I/O空间，位于器件外部：空间，位于器件外部： ☉ ☉有两条指令用来访问此空间有两条指令用来访问此空间(输入指令输入指令PORTR和输出指令和输出指令PORTW)对对I/O空间寻址空间寻址；； ☉ ☉访问访问I/O空间是对空间是对I/O映射的外部器件进行访问，而不是访映射的外部器件进行访问，而不是访问存储器问存储器；； ☉ ☉所有所有C54x DSP只有两个通用只有两个通用I/O，即，即 和和XF。
为了访为了访问更多的通用问更多的通用I/O，可以对主机通信并行接口和同步串行接口进，可以对主机通信并行接口和同步串行接口进行配置，以用作通用行配置，以用作通用I/O 2.5 中中 断断 系系 统统 2.5.1 中断系统概述中断系统概述 中断：中断：中断：中断： CPU终终止止正正在在执执行行的的程程序序，，转转去去执执行行一一个个请请求求中中断断的的内内部部或或外外部部的的中中断断服服务务程程序序，，待待处处理理完完毕毕后后，，又又返返回回到被终止的源程序处继续执行这一过程称为中断；到被终止的源程序处继续执行这一过程称为中断； 中断系统：中断系统：中断系统：中断系统： 为实现中断功能而设置的各种硬件和软件为实现中断功能而设置的各种硬件和软件 (1)软件中断 由程序指令（INTR，TRAP，RESET）请求的中断 (2) 硬件中断 由外围设备信号请求的中断。
u受外部中断信号口触发的外部硬件中断u受片内外围电路信号触发的内部硬件中断1. 中断分类中断分类从中断源分类： • 非屏蔽中断非屏蔽中断：不能由用户用软件来屏蔽的中断 特点特点特点特点：：一旦有非屏蔽中断请求，CPU必须予以响应 用途用途用途用途：用于某些十分重要的事件发生，如：掉电； •可屏蔽中断可屏蔽中断：用户根据需要可用软件开放或禁止CPU响应 中断 特点特点特点特点：：软件指令控制，灵活方便 用途用途用途用途：：一般事件处理 软件中断都是非屏蔽中断，可屏蔽中断可以通过ST1寄存器的INTM位和IMR寄存器来屏蔽 从中断是否可屏蔽分类： 可屏蔽中断： ① ～ （外部硬件中断） ② BRINT0、BXINT0、BRINT1和BXINT2(串行口中断) ③ TINT0、TINT1(定时器中断) ④ HPINT(主机接口)和DMAC0～DMAC5。
非屏蔽中断： ①所有的软件中断 ②两个外部硬件中断： (复位)和 2.5.2 中断标志寄存器中断标志寄存器(IFR)和中断屏蔽寄存器和中断屏蔽寄存器(IMR) 1.中断标志寄存器（中断标志寄存器（IFR）） 当当一一个个中中断断出出现现的的时时候候，，IFR中中相相应应的的中中断断标标志志位位置置1，直到中断得到处理为止直到中断得到处理为止 （（1）） 共共14个有效标志位个有效标志位（可屏蔽中断）：（可屏蔽中断）： 外部中断外部中断4个（个（INT0--INT3）） 定时器中断定时器中断2个（个（TINT0--TINT1）） 串口定时器串口定时器4个（两发个（两发/两收）两收） DMA中断中断3个（个（DMAC0. 4. 5）） HPINT中断中断1个个 ；； （2） IFR的操作的操作 • 置位：当硬件或软件中断发生时，相应位置“1”（挂起） • 识别：CPU通过读IFR来识别挂起的中断。
• 清除：可通过将可通过将IFR的当前内容回写到的当前内容回写到IFR的方法来清除所有未处的方法来清除所有未处理的中断理的中断 2.中断屏蔽寄存器中断屏蔽寄存器（IMR） 是一个存储器映像的CPU寄存器，主要用来屏蔽外部和内部中断说明：说明： （（1 1）） 共14个有效位（与IFR对应） （2） 当IMRi=0 屏蔽该中断； IMRi =1 不屏蔽该中断 （（（（3 3）））） IMR的操作 3.中断方式控制位（INTM） 说明： a) INTM是CPU状态寄存器ST1中的一位（第11位） b) 功能： c) 操作： d) 该控制位不影响不可屏蔽中断 RS ， NMI 2.5.3 接收、应答及处理中断接收、应答及处理中断1. 接收中断请求接收中断请求 产生一个中断请求时，IFR中相应的中断标志位被置位不管中断是否被处理器应答，该标志位都会被置位。
当相应的中断响应后，该标志位自动被清除一个中断源由硬件器件或软件指令请求 (中断源说明如P44表2-10所示.)(1) 硬件中断请求硬件中断请求 硬件中断有外部和内部两种硬件中断有外部和内部两种 (2) 软件中断请求软件中断请求 软件中断都是由程序中的指令软件中断都是由程序中的指令INTR、、TRAP和和 RESET产生的注：• PC=中断向量地址指针+中断向量地址 • 该指令允许执行任何可屏蔽中断 • 该指令不受ST1中INTM的影响 • CPU执行INTR指令时，INTM=1，屏蔽其他可 屏蔽中断a) INTR KINTR K；； b) TRAP KTRAP K；除INTM不变外，其它同INTR 注：• 可实现中断嵌套 • 可用软件指令在TRAP中服中置位INTM c) RESETRESET 注： • 功能：使处理器返回一个预定状态； • 复位指令：可在程序的任何时候产生； •该指令影响ST0, ST1，不影响PMST 2. 应答中断应答中断 硬件或软件中断发送了一个中断请求后，硬件或软件中断发送了一个中断请求后，CPU必须决定是必须决定是否应答中断请求。
否应答中断请求• 软件中断和非屏蔽硬件中断会立刻被应答软件中断和非屏蔽硬件中断会立刻被应答;• 屏蔽中断仅仅在如下条件被满足后才被应答屏蔽中断仅仅在如下条件被满足后才被应答 (1) 优先级别最高优先级别最高(当同时出现一个以上中断时当同时出现一个以上中断时) (2) 状态寄存器状态寄存器 ST1中的中的INTM位为位为0 (3) 中断屏蔽寄存器中断屏蔽寄存器IMR中的相应位为中的相应位为1 CPU响应中断时，让响应中断时，让PC转到适当的地址取出中断向量，转到适当的地址取出中断向量，并发出中断响应信号，清除并发出中断响应信号，清除IFR中相应的中断标志位中相应的中断标志位 3. 执行中断服务程序执行中断服务程序(ISR) (1) 将将PC值值(返回地址返回地址)存到数据存储器堆栈的栈顶；存到数据存储器堆栈的栈顶； (2) 将中断向量的地址加载到将中断向量的地址加载到PC；； (3) 在中断向量地址上取指令；在中断向量地址上取指令； (4) 执行分支转移指令，转至中断服务程序执行分支转移指令，转至中断服务程序(如果延迟如果延迟分支转移，则在转移前先执行附加的指令分支转移，则在转移前先执行附加的指令)；； (5) 执行中断服务程序；执行中断服务程序； (6) 中断返回，从堆栈弹出返回地址加到中断返回，从堆栈弹出返回地址加到PC中；中； (7) 继续执行被中断了的程序。
继续执行被中断了的程序 中中断断操操作作流流程程（（2.5.4）） 2.5.5 中断向量（地址）中断向量（地址） ① 组成组成组成组成：IPTR + 中断向量序号 <<2 （9位） （5位）→（7位） 注： • 中断向量地址指针IPTR位于PMST的高9位 (D15~D7)，可用程序设置； • 中断向量序号由相应的中断源提供 ②中断向量产生过程举例举例举例举例 [ [ [ [例例例例1]1]1]1]：软硬件复位分析分析分析分析：① 复位时：IPTR全为“1” ② 软硬件复位中断号为0，用5bit表示 中断向量=1111，1111，1000，0000B=FF80H中断服务程序：从FF80H单元开始存放（通常放一条转移指令，转到应用程序的入口处） [ [ [ [例例例例2]2]2]2]：已知外部中断1的中断服务入口地址为2500H，中断向量指针IPTR为1F0H,试述向量中断实现过程。
分析分析分析分析：INTI中断向量序号为17（11H）--教材P45 中断向量=1111，1000，0 100，0100B=F844HB 本章学习要点回顾：§C54x 总线结构及中央处理单元的组成总线结构及中央处理单元的组成§存储器空间的分配存储器空间的分配§中断系统的工作原理中断系统的工作原理 作业：作业：p481. (5), 2 。
