cadence约束管理器的基本介绍.docx

Cadence 原理图约束治理器的根本使用1.1 约束治理器简介约束治理器是一个穿插的平台， 以工作薄〔 workbook 〕 和工作表〔worksheet〕的形式通过用户定义约束治理来治理设计中的各个网络和管脚对例如掌握某条网络的阻抗值和布线长度等等约束治理器具有以下功能：1) 它以数据表格的形式与用户接口，使用户可以快速的猎取，修改和删除用户定义的约束值2) 它可以全部的定义的约束进展语法检查3) 它供给约束的继承，在高等级对象中定义的约束可以被低等级对象所集成而且低等级对象可以重定义约束掩盖从高等级对象继承下来的全部约束可以产生原理图和 pcb 板关于约束捕获的报告2.1 原理图和 pcb 板间约束捕获的同步原理图和pcb 的约束同步是指在原理图或pcb 中定义或修改的约束在原理图和 pcb 之间可以相互传递的〔原理图到 pcb 或 pcb 到原理图〕如以以下图 1 所示：图 1 原理图与 pcb 板约束的同步3.1 带约束治理的设计流程带约束治理的设计流程与传统的设计流程相比，其主要包含了约束文件，该约束文件以设计板的名字命名，文件扩展名为.dcf，该文件放在设计板名目下的constraints 名目下。

例如在 E:\KS8695P_DEMO_V100.1 名目下创立了KS8695P_DEMO_V100.1 工程， 设计板的名称为 NETCAMERA ， 那么在E:\KS8695P_DEMO_V100.1\WORKLIB\NETCAMERA\CONSTRAINTS 目下会产生 netcamera.dcf 约束文件带约束治理的设计流程如以以下图 2 所示：图 2 约束使能的设计流程从原理图导出约束治理到 pcb在使能约束治理器的设计流程中，candence 会产生 5 个必需发送 pcb 板上的文件： pstchip.dat， pstrxprt.datt， pstxnet.dat， pstcmdb.dat， pstcmbc.dat，其中前 3 个在传统的设计中也会产生，后 2 个是在使能约束治理器后产生的文件其中：l pstcmdb.dat：包含了在当前设计中关于约束治理的相关信息在传统的设计流程中，约束治理的信息存储在 pstxnet.dat 文件中，当使能约束治理器切换到带约束治理的设计流程时，约束治理的信息才转存到pstcmdb.dat 文件中l pstcmbc.dat：包含了用在 PCB 中的约束治理信息。

该文件是当从PCB 到约束信息到原理图时产生的注：一旦设计流程切换到带约束治理的设计流程时，设计无法返回到传统的设计流程从原理图导出约束治理到 PCB 的步骤如下：在原理图中选择【File】>【 Export Physical】，那么消灭如下界面：图 3 约束治理原理图导出界面选中【 Package Design】 ，【Update Allegro Board (Netrev) 】和【Electrical constrains】〔假设有定义约束治理，系统会自动选中变成灰色不能修改〕复选筐，在【Electrical constrains】中假设选择【overwrites current constraints】选项，意思是用原理图的约束掩盖 pcb 板中约束假设选择【export changes only】表示仅传递原理图中变更的约束到 pcb1) 点击【OK】导出从PCB 导出约束治理到原理图在原理图中选择【file】>【Import Physical】，消灭如下界面：图 4 约束治理原理图导入界面选择【generate feedback files】【package design】，在【feedback】一栏中选择 allegro pcb edit，在【electrical constraints】一栏中假设选择【import change only】表示设计同步仅仅导入 allegro 中电子约束转变的局部，假设选择【overwrite current constraints】表示掩盖原理图中的电子约束。

1) 点击 OK 进展导入4.1 启动约束治理器在原理图中选择【Tools】> 【Constraints】 > 【Edit】，然后消灭以以以下图 5 所示的消息对话筐：图 5 【constraint manager】对话筐留意：必需选择 Allegro Design Entry HDL 610 或者 Allegro Design Entry HDL SI 610 才可以获得约束治理器使用授权点击【OK】进入约束治理，假设原理图没有开放，那么还会弹出要求开放原理图的消息对话筐，点击【是】进入约束治理器4.2 约束治理器的界面进入约束治理器的界面后，可以看到界面包含了两个工作区，左边是工作簿/ 工作表选择区，用来选择进展约束的类型；右边是工作表区，是对应左边类型的具体约束设置值例如点击左边的 impedance 类型，左边就是与 impedance相关的内容，如以以下图 6 所示：在工作簿/ 工作表区有两个顶层约束类型， 分别为【 electrical constraint set】和【net】在【electrical constraint set】文件夹中可以定义通用的设计约束，可以创立通用的对象分组，然后将这些设计约束集指定给相应的对象；在【net】文件夹中可以创立针对指定网络对象分组，可以定义基于网络相关属性的约束集。

4.3 对象(object )对象是约束所要设置的目的，是具有优先级的，顶层指定的约束会被底层的对象继承，底层对象指定的同样约束优先级高于从顶层继承下来的约束，一般尽量在顶层指定约束最顶层的对象是系统 system，最底层的对象是管脚对pin–pair对象的层次关系依次为：系统system设计design总线bus差分对diff-pair扩展网络xnet网/管脚对pin-pair络net相对或匹配群r组elative or match group图 7 对象的优先级系统系统是最高等级的对象，除了包括设计〔比方单板〕之外，还包括连接器这些设计的扩展网络、互连电缆和连接器设计设计代表一个单板或者系统中的一块单板，在多板构造中，每块板都是系统的一个单独的设计总线总线是管脚对、网络或者扩展网络的集合在总线上猎取的约束被全部总线的成员继承在与原理图相关联时，约束治理器不能创立总线，而且总线是设计层次的，并不属于系统层次差分对用户可以对具有差分性质的两对网络建立差分对扩展网络/网络ClkoutAClkoutB图 7 扩展网络示意图网络就是从一个管脚到其他管脚的电子连接假设网络的中间串接了被动的、分立的器件比方电阻、电容或者电感，那么跨接在这些器件的两个网络可以看成一个扩展网络。

如以以下图 7 所示，网络 ClkoutA 和 ClkoutB 组成一个扩展网络相对或匹配群组匹配群组也是网络、扩展网络和管脚对的集合，但集合内的每个成员都要匹配或者相对于匹配于组内的一个明确目的， 且只能在【 relativepropagation delay】工作表定义匹配群组，共涉及了三个参数，目的，相对值和偏向假设相对值没有定义，匹配群组内的全部成员将是确定的，并允许肯定的偏向假设定义了相对值，那么组内的全部成员将相对于明确的目的网络l 目的：组内其他管脚对都要参考的管脚对就是目的，目的可以是默认的也可以是明确指定的管教对，其他的管脚对都要与这个目的比较l 相对值：每个成员与目的的相对差值，假设没有指定差值，那么全部成员就需要匹配，假设此值不为 0，群组就是一个相对匹配的群组l 偏向：允许匹配的偏向值管脚对管脚对代表一对规律连接的管脚，一般是驱动和接收Pin-pair 可能不是直接连接的，但是确定存在于同一个网络或者扩展网络中5.1 约束对象的建立翻开约束治理器后，在【electrical constraint set】工作簿栏对应的右边工作表中会产生两种对象：system 和设计〔netcamera〕，如以以下图所示：图 8 【electrical constraint set】对象示意图在【net】工作薄对应的右边工作表区会自动产生四种类型的对象：system，设计〔netcamera〕，总线〔如 ARM_ADDR〕和网络( 如ADC_RESET*)。

1. 建立差分对图 9 【net】对象示意图假设在设计中有差分网络，需要对差分网络做些约束的话，必需首先建立差分对这个对象a) 首先选择左边工作簿的任何一栏，然后在右键点击右边的工作区object 栏目下设计或网络〔总线需要开放〕例如选择工作薄中【net】中的【impadence】栏，然后右键点击右边工作区的设计 netcamerab) 在弹出的对话筐中选择 create ， 在扇出的菜单中左键点击differential pair如以以下图所示：图 10 创立差分对示意图c) 左键点击 differential pair 后弹出的对话对话筐如以以下图所示图 11 差分网络选择图d) 在左上脚的下拉菜单中选择 net，然后在网络选择筐中选择要创立差分对的两个网络，例如 USB1P+，USB1P－e) 点击>键，USB1P+，USB1P－两个网络添加到左边的【selection】筐中，并在diff pair 的空白栏中自动添加差分对的名称，用户也可以修改差分对的名字如本例中产生 USB1P 的差分对，如以以下图所示：图 12 创立差分对f) 点击【create】按扭进展创立g) 另外，可以点击【delete】按钮对差分对进展删除，点击【 modify】进展修改。

h) 假设连续创立差分对，先清空selection 里的内容，再依据步骤d〕～f〕创立差分对 USB2P，USB3P；i) 点击左上脚的下拉菜单，选择 diff pair 可以阅读全部创立的差分对， 如以以下图 13 所示图 13 阅读差分对示意图j) 点击【close】推出2. 创立总线在原理图中翻开的约束治理器不能创立的总线对象，是由系统自动创立3. 匹配群组和管脚对的创立匹配群组和管脚对这两个对象主要应用于仿真，这里不再表达5.2 通用约束的建立5.2.1 建立约束名通用约束就是可以被全部对象参考的约束，它的约束优先级最低，可以被更低层的约束所掩盖下面首先见绍约束名的建立过程：1) 点击左边工作区的【electr。