计算机组织与结构第4章剖析.ppt

第4章 触发器与时序逻辑电路 任课教师：李静梅 主要内容 1.触发器的性质、分类 2.基本触发器存储信息的原理 3.具有同步功能的常用时序触发器 4.时序逻辑电路的分析与设计方法 5.常用中规模集成时序逻辑电路的设计与分析方法 4.1触发器的性质与分类 在各种复杂的数字电路中，不仅需要对二值信 号进行算术运算和逻辑运算，还要经常将这些信号 及运算结果进行保存，为此在实际应用中需要使用 具有记忆功能的基本逻辑单元部件 触发器便是具备这个特点的最基本器件代表 4.1.1触发器的性质 触发器具有两个显著的特性： 1．具有两个能自行保持的稳定状态 在没有外界信号作用时，触发器维持原来的稳定 状态不变 2．在一定外界信号作用下，触发器可以从一个稳定状 态翻转为另一种稳定状态 1状态 0状态 =1 输出端 =0 =0 输出端 =1 不同的角度-观察触发器-不同性质-分类 4.1.2触发器的分类 1．是否有时钟输入 2．根据电路结构形式的不同、状态变化的动作特点不同 基本触发器（无时钟输入） 时钟触发器（有时钟输入） 基本RS触发器 同步RS触发器 主从触发器 维持阻塞触发器 CMOS边沿触发器 3．根据逻辑功能的不同 RS触发器 JK触发器 T触发器 D触发器 4.2 基本RS触发器（直接置位、复位触发器） 1．由“与非”门构成的基本触发器 图4.1基本RS触发器的电路结构图与图形符号 “与非”门构成的触发器具有： 1.两个交叉耦合的“与非”门； 2.两个输入端 、 ； 3.两个互反的输出端 、 。

(1)=11时时，状态态不变变 分析： 下面对它的状态表现进行详细分析 (2) =01时，则不管触发器原来是什么状 态，在负 脉冲消失后，触发器为“0”状态 分析：因为 一旦翻成 =0，即使 负脉冲消失，恢复成高电平，触 发器也能维持“0”状态不变 端亦叫复位端（清0端） (3) =10时，则不管触发器原来是什么状态， 在负脉冲消失后，触发器为“1”状态 分析： 因为一旦 翻转为0，即使负脉冲 消失， 恢复成高电平，触发器也能维持“1”状态不变 端亦叫置位端(置“1”端) (4) =00时，由于 =00，出现非定义的 = =1状态在 同时回到高电平以后， 基本触发器的状态要看门1和门2翻转的速度 谁快谁慢，从逻辑关系说无法确定是0状态还 是1状态，所以应该尽量避免 当 先翻转： →0→1， =0； 当 先翻转： →0→1， =0 2.RS触发器的特征表 ： 触发器原来的状态，也叫初态（状态变量） ： 触发器的新状态，也叫次态 显然 不仅与输入状态 有关，还与原来状态 有关 触发器的特征表(功能表、功能真值表):把含有状 态变量的真值表叫触发器的特征表。

如表4.1所示 表4.1 RS触发器的功能真值表 3.由“或非”门构成的RS基本触发器: 由“或非”门构成的RS基本触发器的电路结构图 与图形符号如图4.2所示 R：复位端 S：置位端 RS=00，状态保持 RS=10，0状态 RS=01，1状态 RS=11， = ==0，若正脉冲消失，新状态不定 图4.2 在数字系统中，为协调各部分器件的动作，常常要 求某些触发器于同一时刻动作，为此，必须引入同步信 号，使这些触发器只有在同步信号到达时才按输入信号 改变状态 时钟(时钟信号、时钟脉冲)：把这个同步信号叫时 钟用CP(Clock Pulse)表示 时序触发器：具有时钟输入端CP的触发器称为时钟 触发器 4.3 时序触发器 1．分类 按逻辑功能的不同，时钟触发器可分为： 按结构和触发方式不同，时钟触发器可分为 同步式触发器 维持阻塞触发器 边沿触发器 主从触发器 4．3．1分类、术语及功能表现方式 2．术语 ①时钟输入端CP ②数据输入端(控制输入端) SR型：S和R D型：D JK型：J和K T型：T ③初态(现态、原状态)： ④次态(新状态)： 3．功能表现方式 ①功能真值表：初态向次态转化规律，也叫状态转换 真值表。

②激励表：以表格的形式表达了为在时钟脉冲作用下 实现一定的状态转换 → ，应有怎样的控 制输入条件 ③状态图（状态转换图）：以图形的方式表达在时钟 脉冲作用下，状态变化与控制输入端之间的关系 ④特性方程：以方程的形式表达了在时钟作用下，次 态 与控制输入端及初态 之间的逻辑关系 ①～④只是表达时序触发器逻辑功能的不同形式，本质 是一样的，由任何一种形式可推导出其它3种 4．3．2 同步SR触发器 功能真值表 1.功能真值表 ①表1、2行表明：当CP=0时，门3、门4截止，S、R的值不会影响输出端的状 态只有在CP=1时，触发器输出端的状态才受S、R的控制 ②表3、4行表明：SR=00时， =11，此时，时钟脉冲作用后，触发器的 状态不变 ③第5、6行表明：SR=01时,在脉冲作用期间， =10， 端有负脉冲 ∴不管 原来是 0,1，次态 ≡1，符号“≡”表示恒等于 ④第7、8行表明：SR=10时，在脉冲作用期间， =01， 端有负脉冲 ∴不管 原来是 0,1，次态 ≡1 ⑤第9、10行表明：SR=11时则在CP高电平期间， 均有负脉冲输出， 使 与 均输出高电平。

而在CP由高变低时，∵ =11， ∴ =1，造成状态不定 为实现初态 =0到次态 =0的状态转换，只需S=0， R任意即可； 这一点可从功能真值表的3行、5行观察到； 也可以从SR触发器的工作原理得到 同理：可得到 → 的 0→1 1→0 的状态转换激励表 1→1 显然，激励表是从功能真值表转换变来的 表示0,1都可以 2．激励表 状态图是以图形的方式所展示的触发器激励表，用一个 圆圈加圈里边的具体数字表示某一状态 ： 表示 =0 状态； ： 表示 =1 状态； 箭头指向次态，箭尾是初态； 弧线上数值(状态转移条件)表明控制输入S和R的本组取值 ，取这组值后， → 的转换按箭头走向行进 状态图可以描述较复杂的时序逻辑电路中的状态变换情况 一个包含m个触发器的时序逻辑电路，共有 个状态，它 的状态转换图就有 个圆圈状态 3．状态图 4．特性方程 将功能真值表所表示的触发器逻辑功能，经过次态卡诺 图的化简，就得到该时钟触发器的逻辑表达式，即特征方 程这个方程反映出： 4．3．3D触发器、JK触发器和T触发器 1．同步D触发器（由SR触发器演变而来，R= ） 只有一个D输入端和一个时钟输入端中，它克服了 RS=11状态下的不稳定现象。

同步D触发器的 逻辑电路图、 功能真值表、 激励表、 状态图及特性方程 2．同步JK触发器的逻辑电路图、功能真值表、激励表、状 态图及特性方程 3．同步T触发器 当JK触发器的J=K条件 下，就演变成T触发器如 右侧图所示 当T=0时状态不变，T=1时取反有时T触发器也叫T′触发器 将几种触发器比较发现，JK触发器功能最强它包含了RS和 T触发器的所有功能例如需要RS时，只需将JK触发器的J、K端 当做R、S端使用；如需要T时，只需将JK触发器的J、K端连在一 起当T端使用所以，目前生产的时钟触发器定型定型产品中只有 JK和D触发器 功能真值表 激励表 状态图 特性方程 1．同步触发器的触发方式 触发器的触发方式:是指时钟触发器在CP脉冲的什么时 刻接收控制输入信号，并且改变状态以D触发器为例说明 (1)CP为低电平时， 门3、门4被封锁 并且无论D=0还是1， 均为1. ∴不可能改变触发器原来的状态 (2)CP为高电平时，封锁被解除 D触发器在CP高电平期间接收控制信号 并改变状态 D=0， =01，“0”状态 D=1， =10，“1”状态 这种触发方式称为电平触发。

即在CP高电平期间，只要控制输入端 发生变化，输出端也跟着发生变化 4．3．4 触发方式与空翻 2．空翻：在同一时钟脉冲作用下，触发器的状态发生了两次或 两次以上的翻转，就叫空翻这种现象意味着失控， 因为触发器的输出不能严格地按时钟节拍发生动作 例4－1：以SR同步触发器的波形图为例说明空翻现象 由图可以看出，在同一个 CP脉冲信号中，SR同步触 发器的状态发生了多次改变 ，即产生了空翻现象 同步式的D、JK和T触发 器同样存在空翻现象 特别是T触发器，在CP=1 且T=1期间，会在0←→1之 间连续翻转，以至于无法确 定终态 而D、SR也只有在CP=1 且输入端不变时才适用 维持阻塞触发器：利用电路内的维持阻塞线所产生的“维护 阻塞”作用克服空翻 边沿触发器：利用电路内速度差来克服空翻问题 主从触发器：借助主从结构和双拍工作方式，以主从触发方 式克服空翻问题 维持阻塞触发器的触发方式是边沿触发，且为上升沿触 发，即仅在时钟脉冲上升沿接收输入信号并改变状态 但一般集成电路中的边沿触发器多采用下降沿触发方 式，即仅在CP下降沿时刻接收控制输入信号并改变状态 3．克服空翻的几类触发器 例4－2 维持阻塞D触发器,其初态 为1，逻辑结构如左图所 示，已知CP、D的波形如 图所示，试画出 、 的波形变化情况。

(1)当 G4=0时，产生了置位信号，这个 信号经 置1维持线1送给G6门，G6门维持 置1信号同时又经阻塞线2送G3门，保 证G3=1，阻塞了置0信号产生 (2)当G3=0时，产生了置0信号，这个信 号经维持 线3及置1阻塞线4，维持置0，阻塞 置1 解： 分析：优点在于-----门之间增加了维持、阻塞线 1线和3线是维持线，起维持作用； 2线和4线是阻塞线，起阻塞作用 (1)当 G4=0时，产生了置位信号，这个信号经 置1维持线1送给G6门，G6门维持置1信号同 时又经阻塞线2送G3门，保证G3=1，阻塞了置 0信号产生 (2)当G3=0时，产生了置0信号，这个信号经维持 线3及置1阻塞线4，维持置0，阻塞置1 根据上述分析，可得 、 的波形变化情况 功能真值表 例4－3：图4.14为JK边沿 触发器，由两个与或非门构 成基本触发器，G3 、G4是 输入门，起触发引导作用 若其初态为0 已知CP、J、K波形 画出输出 、 的波形 解：分析如下： (1)CP=0时，门G3、G4、G5、G6均被封锁，A=B=1，G5、G6输出为0J、K的 变化对触发器不起作用即触发器的状态借助G1、G2门得以保持。

(2)CP从0→1时刻，状态不会改变因为CP=1，G5、G6较G1、G2先被打开， 设 =1，则G5输出为1，G6输出为0而J、K状态作用到G3、G4门，再 传送到G1、G2门起作用已经迟了，触发器已自锁 (3)CP=1时，只要CP恒为1，无论触发器处于什么状态，自锁作用的结果是 触发器状态不会改变，J、K信号端也不起作用 (4)CP从1→0时刻，即负边沿瞬间，G5、G6先封锁输出0而由于G3、G4门 延迟，A、B端还未变成全1的时间内，触发器已按CP负边沿作用前J、K 的状态翻转完毕，并进入自锁保护状态 CP≡1后，封锁了J、K变化对触发器的影响所以CP=0或CP=1均能抑制 干扰信号其波形图如图所示 根据： 计计算每一个脉冲下降沿时时刻的 即可得正确结结果 第一个脉冲下跳沿时时，J=1，K=0， 第二个脉冲下跳沿时时，J=0，K=1， 第三个脉冲下跳沿时时，J=1，K=1， 第四个脉冲下跳沿时时，J=0，K=0， 功能真值表 小结 4．4．1 时序逻辑电路概述 1．定义 2．时序逻辑电路结构图 3．在结构上的两个特点 4．各种信号的逻辑关系（逻辑函数） 4.4 时序逻辑电路 ：任何时刻的输出信号取决于 下一节 4．4．2 时序逻辑电路的分类 1．输出方程Z(tn)与输入X。