数字计时器的设计.doc

数字计时器的设计摘要：本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器和校分电路组成，采用了中小规模集成芯片总体方案设计由主体电路和扩展电路两大局部组成其中主体电路完成数字钟的根本功能，扩展电路完成数字计时器的扩展功能，进展了各单元设计，总体调试多功能数字计时器可以完成0分00秒-9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能关键词：石英晶振器；分频器；计数器；译码器；LED显示器1设计电路的容和功能要求1.1 设计容简介综合运用所学的数字逻辑电路和系统设计的知识，学会在单元电路的根底上进展小型数字系统的设计，提高自己选择器件及解决实际问题的能力要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能且计时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能1.2 设计功能要求（1） 设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器发声的脉冲信号；（2） 设计计时和显示电路，完成0分00秒~9分59秒的计时和显示功能；（3） 设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零；（4） 设计校分电路，在任何时候，按下校分开关，可以进展快速校分；（5） 设计报时电路，使数字计时器从9分53秒开场报时，每隔二秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音〔频率1KHz〕,9分59秒发高音〔频率2KHz〕；（6） 系统级联调试，将上述电路进展级联完成计时器的所有功能；（7） 可增加数字计时器的附加功能，例如数字计时器定时功能、秒表功能、报整点时数功能等。

2 设计电路原理框图图2-1 原理框图3 电路工作原理及逻辑原理图3.1 工作原理数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几局部组成的，电路由振荡器、分频器、计数器、译码器、显示器等元件构成，可以分为振荡器产生的脉冲信号经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计数并且通过“时〞、“分〞、“秒〞译码器显示时间校分电路实现对“分〞上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz 或2kHz的信号和要报时的时间信号进展“与〞的运算来实现的定点报时的3.2 整体电路逻辑图图3-1 整体逻辑图4 各单元电路原理及逻辑设计4.1 脉冲发生电路图4-1 脉冲发生电路图脉冲发生电路是为计时电路提供计数脉冲的，所以需要产生1Hz的脉冲信号采用石英晶体振荡器和分频器构成晶体振荡器是构成数字计时器的核心，它保证了计时的准确及稳定这里使用晶振的频率为32768Hz晶体振荡器的振荡信号的频率与振荡电路中的RC元件的数值无关，因此，这种振荡电路输出的是准确度极高的信号晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进展分频。

通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768(215)，即实现该分频功能的计数器相当于15级二进制计数器CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便CD4060计数为14级〔214〕二进制计数器，可以将32768HZ的信号分频为2Hz4.2 计时和显示电路图4-2 显示电路图计时电路有分计时，秒十位计时和秒个位计时三个局部构成分计时器和秒个位计时器为十进制计数器CD4518，秒十位计数器为4位二进制同步计数器74LS161秒个位计时单元为十进制计数器CD4518，无需进制转换， 引脚10(上升有效)与1Hz秒输入脉冲信号相连，引脚14〔Q3〕可作为向前的进位信号与秒十位计时单元的引脚2相连秒十位计时单元为十进制计数器，需要转换为六进制计数器，转换方法采用反响置数法，具体方法如下：把引脚14〔Q1〕、引脚12〔Q3〕接入74LS00，并把74LS00的引脚六接到74LS161的引脚9〔〕，因为〔0101〕2=〔6〕10分位计时单元为十进制计数器CD4518，无需进制转换，把74LS161的引脚12〔Q3〕接到分计时电路CD4518的引脚2〔上升有效〕，作为进位信号。

级联组装时，则要把分计时电路CD4518的引脚2〔上升有效〕接到快速校分的输出端显示电路由CD4511和LED数码管构成CD4511把输入的二进制信号翻译成十进制数字，再由数码管显示出来这里的LED数码管是采用共阴的方法连接的并且接入1KΩ的限流电阻4.3 清零电路图4-3 清零电路图清零电路使用RC充放电回路和施密特整形电路组成主要是连接到计时和显示电路中的CD4518和74LS161的清零〔CLR〕端，实现上述功能4.4 校分电路图4-4 校分电路图当重新接通电源或走时出现误差时都需要对时间进展校正，所以计时器应当具有校分的功能实现思路为首先截断正常的计数通路，然后再将频率较高的脉冲信号〔2Hz〕加到秒脉冲输入端，校正好后，再转入正常计时状态即可4.5 报时电路图4-5 报时电路图报时电路在9分53秒、9分55秒、9分57秒以1KHz接通蜂鸣器，9分59秒以2KHz接通蜂鸣器分、秒十位均部变化，分别为9和5，74LS21〔U3B〕引脚3输出高电平时蜂鸣器鸣叫 4.6 所用电器元件引脚及真值表4.6.1 译码器〔CD4511〕图4-6 CD4511译码器图输 入输 出LEDCBAgfedcba字符测灯0******11111118灭零10*00000000000消隐锁存111****显示LE=0→1时数据译码110000001111110110000100011101110001010100112110001110011113110010011011104110010111011015110011011111006110011100011117110100011111118110100111011119表4-1 CD4511 真值表4.6.2 分频器( CD4060)图4-7 CD4060 分频器图CPCr功能↓↓↑0计数任意011复位表4-2 CD4060分频器真值表4.6.3 BCD码计数器〔CD4518〕图4-8 CD4518 BCD码计数器图输入输出CrCPEN清零1**0000计数0↑1BCD码加法计数保持0*0保持计数00↓BCD码加法计数保持01*保持表4-3 CD4518 BCD码计数器真值表4.6.4 四位二进制计数器〔74LS161〕图4-9 74LS161四位二进制计数器图输 入输 出CPDCBA清零*0*******00000送数↑10**dcbadcba0-1计数↑1111****二进制计数保持*1101****不 变保持*1110****不 变表4-4 74LS161四位二进制计数器真值表4.6.5 D触发器〔74LS74〕图4-10 74LS74 D触发器图cpsRQnQn+1****Qn↑0000↑0011↑0100↑0110↑1000↑1011↑110*↑111*表4-4 74LS74 D触发器真值表4.6.6 二入与非门〔74LS00〕图4-11 74LS00 二入与非门图4.6.7 非门〔CD4069〕图4-12 CD4060 非门图4.6.8 二入或门〔74LS32〕图4-13 74LS32二入与非门图4.6.9 四入与门〔74LS21〕图4-14 74LS21四入与门图4.6.10 共阴极数码管图4-15 共阴极数码管图5 电路安装与调试说明5.1 电路检查对照电路图检查电路器件是否连接正确，比方器件引脚、电容极性、电源线、地线是否都接正确，连接是否牢靠，电源的数值与方向是否符合设计要求。

5.2 按照功能模块分别调试把每一根本电路分别调试，使之到达正常功能要求，然后才能把它们连接成整机，进展整体调试5.3 连接调试过程中遇到的问题及解决方法5.3.1 整体布局及线路颜色的重要性整体布局非常重要，一开场我就没有对元器件进展整体布局导致后面电路的连接线拉得很长而且比较乱，必须对布局做适当调整布线颜色也比较重要，因为此次设计电路还是比较复杂，整体电路由5个根本电路构成，根本电路部使用蓝色线连接，根本电路间的连接采用黄线进展连接，电源线用红色，接地线用黑色等，便于后期的检查5.3.2 LED数码管始终显示“0”因为在进展调试时，没有制止CD4518和74LS161的清零功能可以把CD4518的CLR端接“-〞，74LS161的CLR端接“+〞5.3.3 根本电路调试时秒十位计时进制错，能显示6，7，等根本电路调试时反响置数法没有起作用，因为74LS00没有连接进去，所以根本电路分别调试时，其它根本电路的一些器件也要暂时连接进去，以使电路正常工作5.3.4 根本电路调试时分不能进位没有把74LS161的Q3〔引脚12〕接到分的CD4518的EN〔引脚2〕，正确连接后问题解决5.3.5 根本电路调试时校分电路不起作用检查发现连线完全正确，但是两个74LS00没有连接电源，连接电源后正常。

由此可见，使用集成器件时，一定不能忘记要接电源5.3.6 级联调试时分显示不正常因为根本调试时临时提供分进位的那个线没有拆去，拆去后正常5.3.7 级联调试时报时电路不正常电路图对器件的标注上不够清晰，预习不充分，导致在连接报时电路时错误地把两个74LS21当作一组连错误地把2KHz和1KHz看作2Hz和1Hz进展连接，而且没有分清蜂鸣器具有正负极，导致正负极接反，蜂鸣器不工作5.3.8 。