微机原理与接口技术(第2版)第05章 存储器原理与接口1.ppt

第五章 存储器原理与接口n存储器分类n存储器结构n 8086CPU最小模式下总线产生n存储器接口 5.1 存储器分类一、有关存储器几种分类Ø存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器 Ø按存取方式分类随机存储器RAM (Random Access Memory)只读存储器ROM（Read-Only Memory）串行访问存储器(Serial Access Storage)Ø按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器 二、半导体存储器的分类1、随机存取存储器RAM 2、只读存储器ROM二、半导体存储器的分类1、随机存取存储器RAMa. 静态RAM （ECL，TTL，MOS）b. 动态RAM2、只读存储器ROMa. 掩膜式ROM b. 可编程的PROM c. 可用紫外线擦除、可编程的EPROM d. 可用电擦除、可编程的E2PROM等 绝缘层浮动栅雪崩注入式 MOS管可用紫外线擦除、可编程的可用紫外线擦除、可编程的EPROMEPROMn编程n使栅极带电n擦除nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，所 有存储电路中浮栅上的电荷会形成光电流泄 放掉，使浮栅恢复初态。

n一般照射20～30分钟后，读出各单元的内 容均为FFH，说明EPROM中内容已被擦除浮栅隧道氧化层MOS管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（20纳 米以下），称为隧道区当隧道区电场大于107V/cm时 隧道区双向导通当隧道区的等效电容 极小时，加在控制栅和 漏极间的电压大部分降 在隧道区，有利于隧道 区导通擦除和写入均利 用隧道效应10ms可用电擦除、可编程的可用电擦除、可编程的E E2 2PROMPROM分 类掩模ROM可编程ROM（PROM）可擦除可编程ROM（ EPROM）随机存储器 RAM 静态存储器SRAM动态存储器DRAM按 功 能(Read- Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只读存储器 ROMFlash Memory(Ultra-Violet)(Electrically)电可擦除紫外线擦除(Static RAM)快闪存储器(Dynamic RAM)只能读出不能 写入,断电不失还可以按制造工艺 分为双极型和MOS 型两种。

主要指标：存储容量、存取速度存储容量:用字数×位数表示，也可只用位数表示如，某动 态存储器的容量为109位/片三、 多层存储结构概念 1、核心是解决容量、速度、 价格间的矛盾，建立起多层存 储结构一个金字塔结构的多层存储 体系 充分体现出容量和速度关 系2、 多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘Cache—主存层次 ：解决CPU与主存的速度上的差距 ；主存—辅存层次 ：解决存储的大容量要求和低成本之间 的矛盾 5.2、 主存储器结构一、 主存储器的主要技术指标n存储容量n存取速度n可靠性n功耗1、容量存储容量存储器可以容纳的二进制信息量称 为存储容量（寻址空间，由CPU的地址 线决定）实际存储容量：在计算机系统中具体 配置了多少内存 2、存取速度存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为 读写周期SDRAM: 12ns 10ns 8nsRDRAM:1ns 0.625ns3、可靠性可靠性是用平均故障间隔时间来衡量 （MTBF, Mean Time Between Failures） 4、功耗功耗通常是指每个存储元消耗功率的 大小 二、主存储器的基本组成MOS型器件构成的RAM，分为静态和 动态RAM两种，静态RAM通常有6管构 成的触发器作为基本存储电路静态存储 单元，动态RAM通常用单管组成基本 存储电路。

1 、静态存储单元（2）动态存储单元（3）、结构Ø 地址译码Ø 输入输出控制Ø 存储体地 址 线控制线数据线存储体译 码 器输 入 输 出 控 制单译码结构地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储 单元的选址控制逻辑电路：接收片选信号CS及来自CPU的 读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入(双向)存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成译码器译码器矩阵译码电路行线列线地 址 线地址线一、8086CPU的管脚及功能8086是16位CPU它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装 5.3、8086CPU总线产生二、8086的两种工作方式最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生 最大模式：系统中可包含一个以上的处理器，比如 包含协处理器8087在系统规模比较大 的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控 制器等形成。

三、最小模式下8086CPU总线产生（一）、地址线、数据线产生相关信号线及芯片 1、AD15～AD0 (Address Data Bus)地址/数据复用信号，双向，三态在T1状态 （地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2 ～ T4状态（数据周期 ） AD15～AD0 上是数据信号D15～D02、A19/S6～A16/S3 (Address/Status)：地址/状态复用信号，输出在总周期的T1状 态A19/S6～A16/S3上是地址的高4位在T2～T4 状态，A19/S6～A16/S3上输出状态信息机器周期：时钟周期总线周期：对内存或对I/O接口的一次操作的时 间指令周期：指令执行的时间MOV [2000H], AX地址周期数据周期S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS3、三态缓冲的8位数据锁存器74LS373 (8282)A、CP正脉冲，DQB、CP为零，保持C、/OE=0，O0输出；否则高阻4、ALE(Address Latch Enable)地址锁存使能信号，输出，高电平有效 用来作为地址锁存器的锁存控制信号。

触发类型：上升沿，下降沿，高电平，低电平n n1 1、、AD0AD0－－AD15AD15，，A16/S1A16/S1－－A19/S4A19/S4出现地址信息出现地址信息 ；；n n2 2、、ALE ALE 发正脉冲，地址信息进发正脉冲，地址信息进7474LS373LS373；；n n3 3、、AD0AD0－－AD15AD15转换为数据线转换为数据线, , A16/S1 A16/S1 －－A19/S4A19/S4 输出状态输出状态11233（二）、数据线驱动相关信号线及芯片 1、双向数据总线收发器（8286，74LS245）两个功能：a、双向选择b、通道控制A、/OE控制通道/OE＝0，或门导通； /OE＝1，或门封锁；B、T控制方向T＝0，BAT＝1，AB2、/DEN (Data Enable)数据使能信号，输出，三态，低电平有效表示 CPU对数据线操作用于数据总线驱动器的控制信 号3、DT/R (Data Transmit/Receive)：数据驱动器数据流向控制信号，输出，三态在 8086系统中，通常采用8286或8287作为数据总线的 驱动器，用DT/R#信号来控制数据驱动器的数据传送 方向。

当DT/R#＝1时，进行数据发送；DT/R#＝0时 ，进行数据接收n1、如果CPU输出数据，DT/R＝1，三态门方向为AB,如果CPU输入数据，DT/R＝0，三态门方向为BA；n2、/DEN有效，74LS245工作；n3、CPU输入/输出数据完成， /DEN无效，74LS245停止 工 作，通道断开1n1、如果CPU输出数据，DT/R＝1，三态门方向为AB,如果CPU输入数据，DT/R＝0，三态门方向为BA；n2、/DEN有效，74LS245工作；n3、CPU输入/输出数据完成， /DEN无效，74LS245停止 工 作，通道断开01232。