实验六 加法器、选择器、数据分配器.doc

实验五 半加器、全加器及选择器、分配器一、实验目的1. 掌握半加器、全加器及数据选择器、分配器工作原理2. 掌握数据选择器、分配器扩展方法3. 熟悉常用半加器、全加器及数据选择器、分配器、的管脚排列和逻辑功能4. 学会分析逻辑电路的逻辑方法二、实验器材1. 数字实验箱 1台2. 集成电路：74LS00、74LS86、74LS183、74LS151、74LS138、各1片三、预习要求1．复习半加器、全加器，数据选择器、数据分配器的工作原理和特点2．了解本实验中所用集成电路的逻辑功能和使用方法表4.1 半加器真值表ABSC00000110101011013．准备好实验记录图表四、实验原理和电路（一）加法器加法器电路分为半加器和全加器两种半加器在运算时不考虑前位的进位；全加器则考虑前位的进位因此，全加器在电路的实现上也较复杂些1．半加器 图4.1 半加器逻辑电路（b）用异或门和与非门组成（a）用与非门组成半加器的真值表见表4.1① 半加器的逻辑式：．．．．．．．．．．①若只用用“与非门”来实现，则为：．．．②注：②式中的S 也可表为：，仍是与非表达式且更简单但以②式组成的电路，在求和S电路中，同时生成进位信号 ，可节省单独生成进位C的门。

所以实用中常使用②式的逻辑电路③ 半加器逻辑电路：从逻辑表达式可看出，半加器可由非门、与门 、与非门、或门、异或门等门电路组合而成用与非门74LS00及异或门74LS86实现半加器逻辑功能的电路如图4.1所示图4.2 由门电路组成的全加器逻辑电路2．全加器① 全加器的真值表见表4.2 ② 全加器的逻辑式： ③ 由门电路组成的全加器电路用上述两个半加器可组成全加器，其逻辑电路如图4.2所示表4.2 全加器的真值表输 入输 出AiBiCiSiCi+10000111100110011010101010110100100010111④集成全加器电路图4.4单刀多位开关式多路选择器图4.3 集成双全加器74LS183 引脚排列图集成电路74LS183内部包含两个相同的全加器电路其管脚排列和逻辑功能表分别见图4.3和表4.2所示使用方法见图4.9二）数据选择器数据选择器又叫多路开关，其基本功能相当于“单刀多位开关”，如图4.4 所示图中D0~D7是数据输入端，Y是数据输出端，A、B、C是地址代码端，S是使能端（或称选通端）当使能端有效时，由C、B、A的取值组合选择输出端Y与哪一路输入信号Di接通（图中C、B、A取值组合为010，对应D2与Y接通）。

当使能端无效时，输出Y与“空”输入端接通，输出为恒定的低电平或高阻（与集成电路结构有关）集成数据选择器的功能与上述多位开关相同，也是从多路输入的数字信号中任选一路输出，有“四选一”、“八选一”、“十六选一”等多种类型图4.5 数据选择器应用举例变并行码为串行码数据选择器的应用很广，除了用于多路数据选择之外，还可用于实现各种组合逻辑函数、将并行数据变成串行数据、组成数码比较器等例如在计算机数字控制装置和数字通讯系统中，往往要求将并行形式的数据转换成串行的形式，用数据选择器就能很容易的完成这种转换只要将欲变换的并行码送到数据选择器的输入端，再使组件的地址信号按一定的编码（如二进制码）顺序依次变化，则在输出端可获得串行码输出，如图4.5所示 （三）数据分配器(a)数据分配器工作原理(b) 74LS138用作数据分配器图4.6 数据分配器原理与电路 数据分配器的功能是由地址代码在多个输出端中选择一个，将数字信号由一个输入端D向被选中的输出端Yi进行传送数据分配器的逻辑功能也相当于一个单刀多位开关，如图4.6（a）所示，但与数据选择器相反，它只有一个输入端，而有多个输出端它的电路结构类似于译码器（有多个可选择输出端），不同之处是多了一个数据输入端。

实用中可以利用译码器充当数据分配器例如，用2-4线译码器充当四路数据分配器，3-8线译码器充当八路数据分配器等等这时，译码器的使能端充当数据输入端，译码器的译码输出端充当数据分配器的数据输出端译码器的代码输入端输入地址代码，选择有效的输出端图4.6（b）所示为使用3-8线译码器74LS138充当数据分配器的电路，由前述74LS138的特性可知，当高电平使能端G1=1时， 如果低电平使能端 =1，这时译码器不工作，各路译码输出Yi （i是输出端的号数）都是高电平；若 =0，则由C、B、A的取值组合决定某一个Yi 端为低电平，该Yi 端就是选定的数据输出端图4.6中待分配的数据D由输入，由C端、B端、A端输入的地址代码来选择Yi 端图中所示C、B、A的取值组合为011 ，则Y3的输出有效究其本质，仍是译码器的特性：当使能信号有效时，将C、B、A输入的代码进行状态译码，使对应的Yi 端为低电平，其余端为高电平；当使能信号无效时（=0）则全部输出端都是高电平，可认为对应的Y端输出了高电平，与D一致图4.7 多路信号的传送将数据选择器和数据分配器组合起来，可实现多路分配，即在一条信号线上传送多路信号，图4.7 即为传送多路信号的原理示意图，这种分时传送多路数字信息的方法在数字技术中经常被采用。

五、实验内容及步骤(a)74LS00真值表 B A Y 0 0 1 0 1 1 1 0 1 1 1 0(b)74LS86真值表 B A Y 0 0 0 0 1 1 1 0 1 1 1 0表4.3 与非门、异或门真值表（一）加法器实验1．检查元件图4-8 74LS00与74LS86引脚根据二输入四与非门74LS00、二输入四异或门74LS86的逻辑功能表，检查所用元件的好坏应该养成习惯：元件使用之前，首先检查好坏这是节省时间、提高效率的好方法检查门电路好坏的方法：将集成电路插入实验箱的IC插座，接通VCC和地，门电路的输入端接逻辑开关，输出端接状态灯LED 通电后，用逻辑开关输入各种取值组合，观察LED的指示，与真值表对照含多个门电路的集成块对每个门都要测试74LS00、74LS86的引脚排列是一样的如图4.8所示图4.9 集成全加器实验接线2．半加器实验将与非门74LS00、异或门74LS86插入实验箱IC空插座中，按图4.1（b）组成半加器，注意不要忘记连接VCC和地线。

通电后，根据半加器的真值表（表4.1）用逻辑开关输入加数的取值组合，观察和（S）与进位（C）上连接的LED的指示，与真值表对照并记录结果选作：图4.1（a）与非门组成的半加器电路实验内容同上3．集成全加器实验 将74LS183插入实验箱IC空插座中，74LS183外引脚排列图见图4.3将Ai、Bi、Ci分别接实验箱上的逻辑开关K1、K2、K3，输出Si和Ci+1接输出指示LED，接线如图4.10所示按全加器真值表表4.2，由K1、K2、K3输入逻辑电平信号，观察输出结果和（Si）和进位（Ci+1），与真值表对照并记录结果选作：图4.2门电路组成的全加器实验内容同上图 4.10 八选一数据选择器实验接线图（二）数据选择器和分配器 1．数据选择器实验① 将“八选一”数据选择器74LS151插入实验箱的IC插座中，按图4.10接线 其中A、B、C为三位地址码，为低电平使能端（选通输入端），D0～D7为数据输入端，Y为原码输出端，为反码输出端74LS151的逻辑功能见表4.4② 拨动数据开关，将数据输入端D～ D7置上数据（例如10101010或11110000）③ 拨动K9，将使能端置为低电平，数据选择器被使能。

表4.4 74LS151功能表输入输出C B A Y × × × HL L L LL L H LL H L LL H H LH L L LH L H LH H L LH H H L L HD0 D1 D2 D3 D4 D5 D6 D7 表4.5 并行码转换为串行码预置地址码YCBAD7000D1001D2010D3011D4100D5101D6110D7111 ④ 拨动地址开关K3～K1，按二进制数进位规则依次置为000、001、…111等取值组合（保持D0～D7不变），通过LED的亮、灭观察输出端Y和的输出结果，并将结果记入表4.5注意：该项实验完成之后，暂不要拆线，下面的串行传送数据实验中还要使用2．数据分配器实验译码器可作为数据分配器使用用3-8线译码器74LS138组成的数据分配器已在图4.6(b)中给出按图4.6(b)接线，从D端输入数据，改变地址信号，检测电路工作是否正常当电路工作正常后，记录实验结果，再进行下一项实验3．串行传送数据实验① 把图4.10中数据选择器74LS151原码输出端Y与74LS138的G2A和G2B相连，二个芯片的选通分别接规定的电平，数据选择器和数据分配器的地址码一一对应相连后，连接到三位逻辑开关（地址开关）上，可得到图4.11所示多路信号串行传输电路。

② 拨动数据开关，置D0～D7为11110000状态③ 拨动地址开关，按二进制数顺序，置地址码K3、K2、K1的取值组合从000到111，观察输出状态指示灯LED，并记录结果④ 选作：拨动数据开关，置D0～D7为11110000状态，重复第③项图4-11 多路信号串行传输电路六、实验报告要求1．整理实验数据（自己设计表格填入实验数据）和实验线路图2．试数据选择器实现全加器及比较器功能，画出具体线路图。