VHDL选择题.doc

VHDL选择题1.题目：嵌套的IF语句，其综合结果可实现__ D A:条件相与的逻辑；B:条件相或的逻辑；C:条件相异或的逻辑；D:三态控制电路2.题目：在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的 D A:idata <= “00001111”; B:idata <= b”0000_1111”;C:idata <= X”AB”； D: idata <= B”26”;3.题目：在VHDL语言中，下列对时钟边沿检测描述中，错误的是__D___A:if clk’event and clk = ‘1’ then； B:if falling_edge(clk) thenC:if clk’event and clk =‘0’then； D:if clk’stable and not clk =‘1’then4.题目：下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的__C__A:原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B:原理图输入设计方法一般是一种自底向上的设计方法；C:原理图输入设计方法无法对电路进行功能描述；D:原理图输入设计方法也可进行层次化设计。

5.题目：在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的___C___A:idata := 32; B:idata <= 16#A0#; C:idata <= 16#7#E1; D:idata := B#1010#;6.题目：FPGA的可编程是主要基于什么结构： A A:查找表（LUT）； B:与阵列可编程； C:或阵列可编程； D:与或阵列可编程；7.题目：CPLD的可编程是主要基于什么结构： D A:查找表（LUT）； B:ROM可编程； C:PAL可编程； D:与或阵列可编程；8.题目：在VHDL语言中，下列对时钟边沿检测描述中，错误的是_ C___A:if clk’event and clk =‘1’thenB: if rising_edge(clk) thenC:if not clk’event and clk =‘0’thenD:if not clk’stable and clk =‘1’then9.题目：在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是_A__。

A:PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动B:敏感信号参数表中，应列出进程中使用的所有输入信号；C:进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D:当前进程中声明的信号也可用于其他进程10.题目：VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：__D___A:IEEE库；B:VITAL库；C:STD库；D:WORK工作库11.题目：下列4个VHDL标识符中正确的是：__B _ A:10#128#；B:16#E#E1；C:74HC124；D:X_1612.题目：下列语句中，不属于并行语句的是：__B__ A:进程语句；B:CASE语句；C:元件例化语句；D:WHEN…ELSE…语句13.题目：关于VHDL中的数字，请找出以下数字中最大的一个：___A____A:2#1111_1110#；B:8#276#；C:10#170#；D:16#E#E114.题目：进程中的变量赋值语句，其变量更新是__A__A:立即完成；B:按顺序完成；C:在进程的最后完成；D:都不对15.题目：VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述____D___。

A:器件外部特性；B:器件的综合约束；C:器件外部特性与内部功能；D:器件的内部功能16.题目：大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是___C__A:CPLD即是现场可编程逻辑器件的英文简称；B:CPLD是基于查找表结构的可编程逻辑器件；C:早期的CPLD是从GAL的结构扩展而来；D:在Altera公司生产的器件中，FLEX10K 系列属CPLD结构17.题目：在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，指出下面那个赋值语句是错误的： B A: idata <= “00001111”； B: idata <= B”26”；C: idata <= X”AB”； D: idata <= b”0000_1111” 18．题目：进程中的变量赋值语句，其变量更新是： A A: 立即完成； B: 按顺序完成； C: 在进程的最后完成； D: 都不对19. 题目：IP核在EDA技术和开发中具有十分重要的地位，IP是指 A A: 知识产权； B: 互联网协议； C: 网络地址； D: 都不是。

20．题目：在执行MAX+PLUSⅡ的 D 命令时，可以用于打开编程器配置（下载）程序A: Create default symbol ；  B: Simulator； C: Compiler； D: Programmer 21．题目：在执行MAX+PLUSⅡ的 A 命令时，可以用于创建一个原理图符号A: Create default symbol； B: Simulator； C: Compiler； D: Programmer 22．题目：下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A A: 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；B: 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试；C: 原理图/HDL文本输入→功能仿真→综合→编程下载→适配硬件测试；D: 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试23．题目：在执行MAX+PLUSⅡ的 A 命令时，可以运行编译器，用于程序的编译综合，检查错误A: Compiler； B: Simulator； C: Programmer； D: Create default symbol  24.题目：VHDL语言共支持四种常用库，其中哪种库是VHDL标准库： C 。

A: IEEE库； B: VITAL库； C: STD库； D: WORK工作库25．题目：对于信号和变量的说法，哪一个是不正确的：___A____A: 信号用于作为进程中局部数据存储单元； B: 变量的赋值是立即完成的；C: 信号在整个结构体内的任何地方都能适用； D: 变量和信号的赋值符号不一样26. 题目：关于信号的使用和定义范围要求，信号不允许出现地方是： D A: 实体中； B: 结构体中； C: 程序包中； D: 进程和子程序中27.题目：下列语句中，不属于顺序行语句的是： A A: 元件例化语句； B：WAIT语句；C：CASE语句；D：if语句28.以下对于进程PROCESS的说法，正确的是：___C_ _A:进程之间可以通过变量进行通信B:进程内部由一组并行语句来描述进程功能C:进程语句本身是并行语句D:一个进程可以同时描述多个时钟信号的同步时序逻辑29.题目：进程中的信号赋值语句，其信号更新是___C____A:按顺序完成；B:比变量更快完成；C:在进程的最后完成；D:都不对30.题目：下列标识符中，___B____是不合法的标识符。

A:State0 ；B:9moon ；C:Not_Ack_0 ；D:signall31.题目：请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于 A A: FPGA； B: CPLD； C: CPU； D: GAL32.题目：在执行MAX+PlusⅡ的 D 命令，可以精确分析设计电路输入与输出波形间的延时量A: Create default symbol ； B: Simulator； C: Compiler； D: Timing  Analyzer。