论文-四路智力竞赛抢答器的设计.doc

. -.摘 要本文设计可供四人抢答的抢答器电路并对其进展仿真首先本文提出了一种控制以及计时电路的方案，并对其进展了论证设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停顿，并发生警报然后用Multisim9对电路进展仿真和整体的性能指标测试经过测验，得到了比较符合要求的仿真结果关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目 录摘要I目 录II绪 论1第1章方案与论证21.1 设计要求21.2方案论证2第2章单元电路设计42.1 抢答器按键保持与封锁电路42.1.1 74LS74D触发器42.2选手显示电路62.2.174LS148优先编码器62.2.2 74LS248七段译码器82.3脉冲发生器电路102.3.1 555定时器102.4 8421BCD码递减计数器电路122.4.1 十进制可逆计数器74LS192 122.5抢答及限时鸣响电路142.5.1 74LS04非门142.5.2 74LS02与非门15总结17参考文献18附录Ⅰ总电路图19附录Ⅱ元器件清单20. 文档.. . -.绪 论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断开展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反响能力，而且能增加节目现场的紧、活泼气氛，让观众看得更有情趣。

可见抢答器在现实生活中确实很实用，运用前景非常广泛在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务如果在抢答中，只靠人的视觉是很难判断出哪组先答题这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题本文主要介绍了抢答器的工作原理及设计，以及它的实际用途 文档.. . -.第1章 方案与论证1.1 设计要求〔1〕设置一个系统去除和抢答控制开关S，该开关由主持人控制；〔2〕抢答器具有锁存与显示功能；〔3〕抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开场"键后，定时器进展减计时；〔4〕如果定时时间已到，无人抢答，本次抢答无效，系统报警并制止抢答，定时显示器上显示001.2 方案论证方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管假设干及七段显示器构成抢答电路。

本电路的控制方法是利用开关进展输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能计数器利用两个CD40110和CD4011组合成60秒的加法计数器此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关假设干，优先编码器74LS148及七段显示器等组成本电路的控制方法是利用开关进展上下电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效倒计时电路由74LS192, 七段显示器，及555定时电路组成此电路的设计虽然较复杂，但是能很好实现所要求的功能通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1.2所示包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路〔辅助时序控制电路〕等六个局部组成计时电路递减计时，每隔1秒钟，计时器减1。

其中抢答器，计数器和控制电路是系统的主要局部抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能当计时器递减计时到零〔既定时时间到〕时，显示器上显示00，同时警报灯点亮抢答电路显示电路倒计时电路CP报警电路 总控制电路显示电路发光二极管图1.2 智力竞赛抢答器电路原理框图设计思路：利用D触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路第2章 单元电路设计2.1 抢答器按键保持与封锁电路2.1.1 74LS74D触发器74ls74双上升沿D触发器〔有预置、去除端〕，1CP、2CP 时钟输入端，1D、2D 数据输入端，1Q、2Q、1、2输出端，CLR1、CLR2 直接复位端〔低电平有效〕，PR1、PR2 直接置位端〔低电平有效〕负跳沿触发的主从触发器工作时，必须在正跳沿前参加输入信号如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP 触发沿来到前一瞬间参加输入信号[1]这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了边沿D触发器也称为维持-阻塞边沿D触发器工作原理:SD 和RD 接至根本RS 触发器的输入端，它们分别是预置和清零端，低电平有效当SD=0且RD=1时,不管输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端我们设它们均已参加了高电平，不影响电路的工作工作过程如下:(1)CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变同时，由于Q3至Q5和Q4至Q6的反响信号将这两个门翻开，因此可接收输入信号D，Q5=D，Q6=Q5=D2)当CP由0变1时触发器翻转这时G3和G4翻开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定Q3=Q5=D，Q4=Q6=D由根本RS触发器的逻辑功能可知，Q=D3)触发器翻转后，在CP=1时输入信号被封锁这是因为G3和G4翻开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，假设Q3为0，那么经G3输出至G5输入的反响线将G5封锁，即封锁了D通往根本RS 触发器的路径；该反响线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反响线称为置0维持线,置1阻塞线。

Q4为0时，将G3和G6封锁，D端通往根本RS触发器的路径也被封锁Q4输出端至G6反响线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反响线起到阻止触发器置0的作用,称为置0阻塞线因此，该触发器常称为维持-阻塞触发器总之，该触发器是在CP正跳沿前承受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度74LS74逻辑图如图2.1所示：图2.1 74LS74逻辑图74LS74功能表如表2.1所示：表2.174LS74功能表输 入输 出PRCLRCLKDQ0110100100H*H*11↑11011↑001110Q00按键保持与封锁电路图如图2.2所示：图2.2 按键保持与封锁电路图该电路可以完成两个功能：一是能够分辨出选手按键的先后顺序，并且能够锁存优先抢答选手的，同时译码显示电路显示编号；二是后面的选手按键操作将无效工作过程：开关J6开启时，那么输入为高电位“1〞，经过四个或非门后变成低电位“0〞那么四个D触发器的异步复位端将触发器置“0〞，抢答电路处于系统清零状态；当J6闭合时，抢答电路处于工作状态。

当抢答开场，假设J1先按键，那么Q1端输出高电位“1〞通过或非门变成低电位“0〞，将其他D触发器置0，那么抢答信号输出为“1110〞〔J4J3J2J1〕，然后通过输出选手显示电路显示对应2.2 选手显示电路2.2.174LS148优先编码器74LS148 为 8 线－3 线优先编码器，共有54/74148和54/74LS148两种线路构造型式，将8条数据线〔0－7〕进展3线(4-2-1)二进制〔八进制〕优先编码，即对最高位数据线进展译码利用选通端〔EI〕和输出选通端〔EO〕可进展八进制扩展管脚0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端74LS148逻辑图如图2.3所示：图2.3 74LS148逻辑图在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别识别信号的优先级并进展编码的逻辑部件称为优先编码器编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表2.2所示。

它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS优先级分别从I7至I0递减[2]表2.274LS148功能表输 入输 出E101234567A2A1A0GSE01111110111111111111000000010010010100110100100111011010011111000100111111010100111111。