DSP控制器总体结构实用教案.ppt

2024/9/512.1￿￿DSP的引脚及其功能(gōngnéng)￿ 下图分别(fēnbié)为TMS320F2812的176引脚PGF LQFP(Low-Profile Quad Flatpack)封装图和TMS320F2810的128引脚PBK LQFP封装图 第1页/共90页第一页，共91页2024/9/52F2812 DSP的的引脚引脚第2页/共90页第二页，共91页2024/9/53F2810 DSP的引的引脚脚第3页/共90页第三页，共91页2024/9/54引脚说明 (见教材(jiàocái)表格)XINTF (External Interface) 信号: 地址(19位)/数据（16位）及存储器控制信号引脚JTAG仿真测试及其他（振荡器、复位(fù wèi)）引脚A/D转换器引脚电源引脚GPIOA、GPIOD或( EVA)引脚, GPIO 56个引脚GPIOB 、GPIOD或( EVB事件管理器B)引脚通信模块(SPI/SCI/CAN/McBSP)或GPIOF、GPIOG引脚外部中断或GPIOE 引脚通用数字I/O GPIOF或XF输出引脚第4页/共90页第四页，共91页。

2024/9/55XINTF 信号: 地址/数据及存储器控制信号引脚 XA[18]~XA[0]: 19根外部地址线 XD[15]~XD[0]: 16根外部数据线 :微处理器/微计算机模式选择(xuǎnzé) :外部保持请求 :外部保持应答 :XINTF 的Zone0和 Zone1选择(xuǎnzé) :XINTF 的Zone2选择(xuǎnzé) :XINTF 的Zone6和 Zone7选择(xuǎnzé) :写使能 :读使能 :读/写选通 XREADY :准备好信号 第5页/共90页第五页，共91页2024/9/56 TI还推出了F2808、F2806、F2801等型号，其内部结构与F2812类似，但引脚数、时钟(shízhōng)频率、内部资源有所降低，以降低成本。

F28x DSP的硬件资源的硬件资源第6页/共90页第六页，共91页2024/9/57F281x DSP的功能的功能(gōngnéng)框图框图2.2￿￿￿DSP的片内硬件资源第7页/共90页第七页，共91页2024/9/582812 DSP控制器的结构(jiégòu)CPU片内存储器片内外设 (片内接口(jiē kǒu)电路)第8页/共90页第八页，共91页2024/9/59Fast program execution out of both RAM and Flash memoryl100-120 MIPS with Flash Acceleration Technologyl150 MIPS out of RAM for time-critical code Control Peripherals Memory Sub-SystemEvent ManagersUltra-Fast 12-bit ADCl12.5 MSPS throughputlDual sample&holds enable simultaneous samplinglAuto Sequencer, up to 16 conversions w/o CPUControl PortsMultiple standard communication ports provide simple interfaces to other componentsCommunications Portsl150MIPS performancelSingle cycle 32 x32-bit MAC (or dual 16 x16 MAC)lVery Fast Interrupt ResponselSingle cycle read-modified-writelF24x/LF240x Source Code Compatible High-Performance CPU (C28xTM DSP Core) Memory Bus 128Kw Flash+ 2Kw OTP4Kw Boot ROM18Kw RAMCode securityXINTF32-bitRegister FileReal-TimeJTAG32-bitTimers (3)150 MIPs C28xTM 32-bit DSP32x32-bitMultiplierR M WAtomicALU Interrupt ManagementEvent Mgr AEvent Mgr B12-Bit ADCWatchdogGPIOMcBSPCAN 2.0BSCI-UART ASCI-UART BSPIPeripheral BusTMS320F2812 / TMS320F2810Most Powerful - Most Integrated Dual Function Digital Signal Controller第9页/共90页第九页，共91页。

2024/9/510F281x DSP的功的功能能(gōngnéng)框图框图第10页/共90页第十页，共91页2024/9/511Quarter of a Megabyte of on-chip Flash Memory128-bit security protects software investmentFast program execution out of bothRAM and Flash memoryl100-120 MIPS with Flash Acceleration Technologyl150 MIPS out of RAM for time-critical codeExternal memory interface (XINTF) supports systems with larger memory models (up to 1MW address reach) Memory Sub-SystemUp to 128K x 16 Flashl (8 x 4K and 6 x 16K Sectors)Memory Bus 128Kw Flash+ 2Kw OTP4Kw Boot ROM18Kw RAMCode securityXINTF32-bitRegister FileReal-TimeJTAG32-bitTimers (3)C28xTM 32-bit DSP32x32-bitMultiplierR M WAtomicALU Interrupt ManagementEvent Mgr AEvent Mgr B12-Bit ADCWatchdogGPIOMcBSPCAN 2.0BSCI-UART ASCI-UART BSPIPeripheral BusOn-Chip Flash Memory第11页/共90页第十一页，共91页。

2024/9/512 2812 DSP的存的存储器映射储器映射(yìngshè)第12页/共90页第十二页，共91页2024/9/513 2810 DSP的存储器映的存储器映射射(yìngshè)第13页/共90页第十三页，共91页2024/9/514存储器地址(dìzhǐ)空间Ø281xDSP 具有1M存储空间：包括数据(shùjù), 程序, I/O空间Ø片内存储器：ØSARAM: M0 (00 0000-00 03FFH) ，1KWØSARAM: M1(00 0400-00 07FFH)， 1KWØ片内外设:PF0, ( 00 0800-00 0CFFH) , 2KWØ中断矢量PIE Vector-RAM: D00-DFFH ，256WØ 片内外设:PF1/2, ( 00 6000-00 7FFFH) ，8KW ØSARAM: L0 (00 8000-00 8FFFH)， 4KW, 安全ØSARAM: L1 (00 9000-00 9FFFH) ，4KW, 安全ØOTP: (3D 7800-3D 7BFFH) 1KW, 安全Ø Flash : (3D 8000-3F 7FFFH)， 128KW, 安全ØSARAM: H0(3F 8000-3F BFFFH) ，8KWØBoot ROM: (3F F000-3F FFFFH)， 4KW第14页/共90页第十四页，共91页。

2024/9/515Ø外部存储器及I/O扩展 XINTF Zone0/1, Zone2, Zone6/7, 1M+32K通过数据线 XD0-XD15、地址(dìzhǐ)线 XA0-XA18及控制信号线 扩展 不论是2812还是2810，“低64K”的存储器地址范围映射到24x的数据(shùjù)空间；“高64K”的存储器地址范围映射到24x的程序空间24x兼容的代码只能在“高64K”存储器中执行，因此只有最顶部的32K(0x3F 0000~0x3F 7FFF)的Flash/ROM和H0 SARAM可以用来运行24x兼容的代码第15页/共90页第十五页，共91页2024/9/516 典型的DSP应用系统多采用最小系统，即系统由一个F2810 DSP芯片加上相应的电源、时钟、复位、JTAG电路及应用电路构成，这种系统也称为单片系统方案（Single Chip Solution）在程序调试过程(guòchéng)中，可以先将程序放入到H0 SARAM、L0 SRAM和L1 SARAM中运行仿真调试，对于程序长度小于16KW时比较方便调试完成后，再将程序放入Flash存储器中运行。

2.3￿￿存储器扩展(kuòzhǎn)外部接口XINTF 对于较复杂的DSP应用系统，程序可能较长或需要扩展一些外部存储器或外部接口如D/A转换芯片、LCD驱动等，这时需要采用外部接口(XINTF)外部存储器或接口访问速度等可能差别较大，XINTF提供了时序延长或加等待机制来确保通过软件配置实现对这些(zhèxiē)存储器或外设的正确接口 第16页/共90页第十六页，共91页2024/9/517DSP存储器扩展CY7C1024V33: 256K×16位仿真(fǎnɡ zhēn)调试程序（译码电路）第17页/共90页第十七页，共91页2024/9/518 2812 DSP外部外部接口接口(jiē kǒu)分区分区 XINTF第18页/共90页第十八页，共91页2024/9/519 时钟时钟(shízhōng)XTIMCLK和和SYSCLKOUT的关系示的关系示意图意图第19页/共90页第十九页，共91页2024/9/520 XINTF对外访问时序被分成三个阶段，即起始(Lead)阶段、激活(Active)阶段和收尾(Trail)阶段XINTF对不同的地址区域进行访问时，可以通过(tōngguò)对应各区的XTIMING寄存器对访问时序加等待状态进行延时，等待状态可配置为若干个XTIMCLK的周期数。

对访问时序进行配置(pèizhì)依赖于F2812的工作频率SYSCLKOUT和XINTF的定时时钟XTIMCLK 第20页/共90页第二十页，共91页2024/9/521XINTF 时序(shí xù)寄存器XTIMINGx (x=0,1,2,6,7):XINTF 时序(shí xù)寄存器XTIMINGx用来配置建立/保持和等待时间Bit31-232221-1817-161514 …10名称名称ReservedX2TIMINGReservedXSIZEREADYMODEXWRTAILXINTF 配置(pèizhì)寄存器XINTCNF2XINTF 的Bank寄存器XBANKXINTF 寄存器初始化第21页/共90页第二十一页，共91页2024/9/522 XINTF的寄存器 第22页/共90页第二十二页，共91页2024/9/523Flash存储器的特点Flash和OTP的功耗(ɡōnɡ hào)模式Flash和OTP的性能Flash流水线模式Flash和OTP寄存器2.4￿￿DSP￿片内Flash和OTP存储器第23页/共90页第二十三页，共91页2024/9/524多个分区。

有代码安全保护有低功耗模式可根据CPU频率调整的等待状态可提高(tí gāo)性能的流水线模式Flash存储器的特点(tèdiǎn)第24页/共90页第二十四页，共91页2024/9/525Flash和OTP的功耗(ɡōnɡ hào)模式Sleep Mode 休眠模式(móshì)Standby Mode 备用模式(móshì)Active Mode 活跃模式(móshì)第25页/共90页第二十五页，共91页2024/9/526Flash和OTP的性能(xìngnéng)32位取指令16位或32位数据(shùjù)空间读操作16位程序空间读操作Flash存储器随机存取Flash存储器页面存取OTP操作第26页/共90页第二十六页，共91页2024/9/527Flash和OTP配置(pèizhì)寄存器 第27页/共90页第二十七页，共91页2024/9/528 代码安全模块CSM (Code Security Module) 可以防止未被授权的人看到片内存储器的内容(nèiróng)，防止对受保护的代码进行复制和反向工程代码安全模块的功能CSM对其他片内资源的影响(yǐngxiǎng)代码安全功能的使用2.5￿￿代码(dài￿mǎ)安全模块第28页/共90页第二十八页，共91页。

2024/9/529受CSM影响(yǐngxiǎng)的片内资源地址地址块块0x8000~0x8FFFL0 SARAM (4KW)0x9000~0x9FFFL1 SARAM (4KW)0x3D 7800~0x3D 7BFFOTP (1KW)0x3D 8000~0x3F 7FFFFlash (128/64KW)第29页/共90页第二十九页，共91页2024/9/530CSM的状态(zhuàngtài)和控制寄存器CSMCRBit1514-76-10名称名称FORCESECReservedReservedSECURE复位值复位值W-1R-0R-10111R-1D15, FORCESEC位: 写1可以清除KEY寄存器，并使DSP安全D0, SECURE: 只读位，反映(fǎnyìng)了DSP目前的状态 1 DSP安全，CSM锁定 0 DSP不安全，CSM被解锁第30页/共90页第三十页，共91页2024/9/531密码匹配(pǐpèi)流程PMF第31页/共90页第三十一页，共91页。

2024/9/532解除(jiěchú)DSP对L0和L1的安全保护的C语言程序int i5, i;volatile int *PWL;// PWL指针PWL=&CsmPwl.PSWD0;//指向PSWD0处，即0x3F 7FF8处for (i5=0; i5<8; i5++) i=*PWL++;//进行8次虚读//如果PWL=全1，以下代码(dài mǎ)对未保护的CSM是不必要的//向关键字寄存器写密码//asm (“ EALLOW”); //密码寄存器受EALLOW保护//CsmReg.KEY0= PASSWORD0; …//CsmReg.KEY7= PASSWORD7; // asm (“ EDIS”); 第32页/共90页第三十二页，共91页2024/9/533重新保护(bǎohù)的C代码 volatile int *PWL=0x0AE0； //CSM寄存器文件, 设置(shèzhì)FORCESEC位asm(“ EALLOW”)；//CSMSCR寄存器受EALLOW保护*PWL=0x8000；asm(“ EDIS”)；第33页/共90页第三十三页，共91页2024/9/534 不同不同(bù tónɡ)外设的时钟外设的时钟和复位电路和复位电路 系统系统(xìtǒng)时钟时钟SYSCLKOUT即输入时即输入时钟钟CLKIN 外部输入时钟外部输入时钟X1/XCLKIN 即即OSCCLK2.6￿￿时钟(shízhōng)与低功耗模式￿1. 时钟第34页/共90页第三十四页，共91页。

2024/9/535外设时钟(shízhōng)控制寄存器PCLKCRD15,D13, D9, D7-4 Reserved 保留位D14 ECANENCLK , 若设为1，则使能CAN外设中的系统时钟SYSCLKOUT 否则禁止，可以(kěyǐ)降低功耗D12 MCBSPENCLK , 若设为1，则使能McBSP外设中的低速时钟LSPCLK D11 SCIBENCLK , 若设为1，则使能SCI-B外设中的低速时钟LSPCLK D10 SCIAENCLK , 若设为1，则使能SCI-A外设中的低速时钟LSPCLK D8 SPIBENCLK , 若设为1，则使能SPI外设中的低速时钟LSPCLK D3 ADCENCLK , 若设为1，则使能ADC外设中的高速时钟HSPCLK D2 Reserved位D1 EVBENCLK , 若设为1，则使能EVB外设中的高速时钟HSPCLK D0 EVAENCLK , 若设为1，则使能EVA外设中的高速时钟HSPCLK 第35页/共90页第三十五页，共91页2024/9/536系统控制与外设状态(zhuàngtài)寄存器 SCSRD15-3: ReservedD2：WDINTS , 看门狗WD中断状态位。

D1：WDENINT,看门狗WD中断使能位如果设为1，则WD复位WDRST输出信号禁止，看门狗WD中断使能D0：WD OVERRIDE, WD保护位该位是一个只能(zhī nénɡ)清除的位，复位后=1通过向该位写1对其清0为0保护WD，防止WD被软件禁止第36页/共90页第三十六页，共91页2024/9/537低速外设时钟(shízhōng)定标寄存器LOSPCP若HSPCP不为(bù wéi)0，则HSPCLK=SYSCLKOUT/(2* HISPCP2~0 ) 复位时，默认值001， HSPCLK=SYSCLKOUT/2若HSPCP=0，则HSPCLK=SYSCLKOUT15-32-0ReservedHSPCLK高速(ɡāo sù)外设时钟定标寄存器HISPCP若LOSPCP不为0，则LSPCLK=SYSCLKOUT/(2* LOSPCP2~0 ) 复位时，默认值010， LSPCLK=SYSCLKOUT/4若HSPCP=0，则LSPCLK=SYSCLKOUT15-32-0ReservedLSPCLK第37页/共90页第三十七页，共91页2024/9/538时钟时钟(shízhōng)电路电路振荡器OSC和锁相环PLL模块(mó kuài)2.振荡器和锁相环第38页/共90页第三十八页，共91页。

2024/9/539若DIV=0(复位(fù wèi)值)，则CLKIN=OSCCLK/2若DIV=0001~1010，则CLKIN=OSCCLK*DIV/215-43-0ReservedDIV锁相环倍频(bèi pín)寄存器PLLCR第39页/共90页第三十九页，共91页2024/9/540void InitSysCtrl(void) // 系统初始化子程序{ EALLOW; //#define EALLOW asm (“ EALLOW”) 宏定义 SysCtrlRegs.PLLCR=0x000A;//初始化锁相环, OSCCLK=30MHz// DIV=0x0A, CLKIN=30MHz*10/2=150 MHzasm(“ NOP”);asm(“ NOP”);for (i=0; i<3000; i++) {;} //延时，等待(děngdài)锁相环稳定 SysCtrlRegs.HISPCP.all=0x0000; //HSPCLK= SYSCLKOUT=150MHzSysCtrlRegs.LOSPCP.all=0x0002; //LSPCLK= SYSCLKOUT/4=37.5MHzSysCtrlRegs.PCLKCR.bit.EVAENCLK=1; //使能EVASysCtrlRegs.PCLKCR.bit.EVBENCLK=1; //使能EVBSysCtrlRegs.PCLKCR.bit.SCIENCLKA=1; //使能SCI_A//SysCtrlRegs.PCLKCR.bit.SCIENCLKB=1; //不用的外设不使能，以降低功耗SysCtrlRegs.PCLKCR.bit.ADCENCLK=1; //使能ADCEDIS; //#define EDIS asm (“ EDIS”) 宏定义} 时钟(shízhōng)模块和锁相环初始化C语言编程。

第40页/共90页第四十页，共91页2024/9/541除正常(Normal)工作模式外，F281x有3种低功耗模式： IDLE(空闲(kòngxián))模式HALT(停止)模式STANDBY(备用)模式低功耗模式(móshì)控制寄存器0: LPMCR0低功耗模式(móshì)控制寄存器1: LPMCR13.￿低功耗模式第41页/共90页第四十一页，共91页2024/9/542F281x 低功耗模式(móshì)第42页/共90页第四十二页，共91页2024/9/543281x DSP内置了一个看门狗定时器(WDT), 用来监视DSP的运行状况当系统进入不可预知的状态而造成“死机”时，WD将产生一个复位操作，从而(cóng ér)使DSP进入一个已知的起始位置重新运转8位WD计数寄存器: WDCNTR WD复位钥匙寄存器: WDKEYWD定时器控制寄存器: WDCR2.7￿看门狗定时器第43页/共90页第四十三页，共91页2024/9/544看门狗（看门狗（Watchdog）模块）模块(mó kuài)(OSCCLK=XCLKIN)第44页/共90页第四十四页，共91页。

2024/9/5458位WD计数(jì shù)寄存器: WDCNTR WD复位(fù wèi)钥匙寄存器: WDKEYWDKEY: 如果先写入0x55，再写入0xAA后就会使WDCNTR清零写入任何(rènhé)其他数值则马上使DSP复位读操作返回的是WDCR寄存器的值 第45页/共90页第四十五页，共91页2024/9/546WD定时器控制(kòngzhì)寄存器: WDCR位7 WDFLAG: 看门狗复位状态标志位如果为1，表示(biǎoshì)看门狗复位；为0，表示(biǎoshì)是外部复位或上电复位该位写1清除，否则状态一直保持位6 WDDIS: 向该位写1，禁止看门狗模块; 写0，使能看门狗模块复位值为0，看门狗模块使能只有在SCSR寄存器中的WDOVERRIDE位设为1后才能修改该位位5~3 WDCHK：任何时候写该寄存器，用户都必须向这些位写入101写入任何其他数值都会引起复位（如果看门狗使能）位2~0 WDPS:这些位用来配置看门狗时钟WDCLK第46页/共90页第四十六页，共91页2024/9/547位2~0 WDPS:这些(zhèxiē)位用来配置看门狗时钟WDCLK。

000WDCLK=OSCCLK/512/1001WDCLK=OSCCLK/512/1010WDCLK=OSCCLK/512/2011WDCLK=OSCCLK/512/4100WDCLK=OSCCLK/512/8101WDCLK=OSCCLK/512/16110WDCLK=OSCCLK/512/32111WDCLK=OSCCLK/512/64，OSCCLK为振荡器频率第47页/共90页第四十七页，共91页2024/9/548禁止(jìnzhǐ)看门狗定时器C语言程序EALLOW; //#define EALLOW asm (“ EALLOW”) 宏定义SysCtrlRegs.WDCR=0x0068; //屏蔽(píngbì)看门狗EDIS; //#define EDIS asm (“EDIS”) 宏定义InitSysCtrl( ) // 系统初始化子程序使用(shǐyòng)看门狗定时器的C语言程序段 EALLOW; //宏定义#define EALLOW asm (“ EALLOW”)，解除保护SysCtrlRegs.WDKEY=0x55;SysCtrlRegs.WDKEY=0xAA; //周期性写入0x55，0xAA，使WDCNTR清零EDIS; //宏定义#define EDIS asm (“EDIS”)，设置保护第48页/共90页第四十八页，共91页。

2024/9/549CPU定时器 F281x 与240x相比，增加了三个32位CPU定时器0/1/2 CPU定时器1和2保留给实时操作系统(RTOS)， 只有CPU定时器0留给用户(yònghù)使用2.8￿￿￿32位CPU定时器第49页/共90页第四十九页，共91页2024/9/550CPU定时器中断(zhōngduàn)信号和输出信号第50页/共90页第五十页，共91页2024/9/5511. 数字并行(bìngxíng)I/O端口概述 2812 DSP有56个通用双向的数字I/O(GPIO, General Purpose I/O)引脚,其中大多数都是基本功能和通用I/O复用引脚2.9￿通用输入(shūrù)/输出GPIO 通用I/O复用寄存器可以设置281x的部分引脚功能这些因脚可以通过GPxMUX寄存器分别设置成外设I/O端口或通用数字I/O端口，其中(qízhōng)x代表不同的端口(A、B、D、E、F和G) 第51页/共90页第五十一页，共91页2024/9/5522. 通用(tōngyòng)I/O的多路选择引脚的功能可以通过如下的16位控制寄存器设置：I/O复用控制寄存器也称为多路选择寄存器(GPxMUX, x=A,B,D,E,F,G): 用来(yònɡ lái)选择I/O端口作为基本片内外设功能或通用I/O功能。

1：基本片内外设功能0：通用I/O功能方向控制寄存器（GPxDIR）:用来(yònɡ lái)选择通用I/O的数据方向1：输出方式；0：输入方式输入限制（即输入尖脉冲滤波）控制寄存器GPyQUAL, y=A,B,D,EI/O复用(fù yònɡ)控制寄存器第52页/共90页第五十二页，共91页2024/9/553 如果(rúguǒ)配置为通用数字I/O端口模式，则寄存器GPxSET可以设置各个I/O信号（置1），寄存器GPxCLEAR可以清除各个I/O信号（清0），寄存器GPxTOGGLE可以翻转各个I/O信号，数据寄存器GPxDAT可以读写各个I/O信号 第53页/共90页第五十三页，共91页2024/9/554GPIO工作模式(móshì)框图第54页/共90页第五十四页，共91页2024/9/555通过输入限定(xiàndìng)的方法消除噪声输入尖脉冲滤波时钟(shízhōng)周期数第55页/共90页第五十五页，共91页2024/9/5563. 数字I/O端口寄存器 每个通用I/O引脚受复用控制(MUX)、方向、数据、设置、清除和翻转寄存器的控制I/O复用控制寄存器（GPxMUX, x=A,B,D,E,F,G): 用来选择I/O端口作为(zuòwéi)基本片内外设功能或通用I/O功能即多路选择。

1：基本片内外设功能方向控制寄存器（GPxDIR):用来选择一般I/O的数据方向 1：输出方式；0：输入方式数据寄存器GPxDAT 用来读写数据输入限制控制寄存器GPyQUAL, y=A,B,D,E第56页/共90页第五十六页，共91页2024/9/557ØGPxSET寄存器Ø 每个I/O口有一个设置寄存器，只能写如果(rúguǒ)引脚配置成输出，则向寄存器中写1可以使输出为1，写0没有影响 ØGPxCLEAR寄存器Ø 每个I/O口有一个清0寄存器，只能写如果(rúguǒ)引脚配置成输出，则向寄存器中写1可以使输出清0，写0没有影响 Ø GPxTOGGLE寄存器Ø 每个I/O口有一个翻转寄存器，只能写如果(rúguǒ)引脚配置成输出，则向寄存器中写1，可以使输出发生翻转，即原来为1则变为0，原来为0则变为1，写0没有影响 第57页/共90页第五十七页，共91页2024/9/558GPIO初始化C语言程序(chéngxù)实例include “DSP281x_Device.h” //包含片内外设寄存器头文件 void InitGPIO(void) // GPIO初始化子程序{asm (“ EALLOW”) ;//解除写保护 GpioMuxRegs.GPAMUX.all=0x077F;//EVA:CAP1~3, PWM1-6, T1PWM GpioMuxRegs.GPADIR.all=0x01880;//方向, GPIOA12,11,7为输出(shūchū) …GpioMuxRegs.GPGMUX.bit.SCITXDB_GPIO4=1;//TXDBGpioMuxRegs.GPGMUX.bit.SCIRXDB_GPIO5=1;//RXDBasm (“ EDIS”) ; //恢复写保护 } 第58页/共90页第五十八页，共91页。

2024/9/5592.10￿￿片内外(nèiwài)设寄存器1.外设寄存器空间(kōngjiān)DSP控制器片内外设的功能是通过片内外设寄存器实现的这些寄存器被安排在3个数据存储器地址空间，分别是：(1) 外设帧0(Peripheral Frame 0, PF0)这些外设寄存器直接(zhíjiē)映射到CPU存储器总线，支持16位和32位访问2) 外设帧1(PF1)这些外设寄存器映射到32位外设总线，支持16位和32位访问，所有32位操作对齐到偶数地址边界3) 外设帧2(PF2)这些外设寄存器映射到16位外设总线，只允许16位访问，32位操作被忽略 第59页/共90页第五十九页，共91页2024/9/560外设帧0寄存器第60页/共90页第六十页，共91页2024/9/561外设帧1寄存器第61页/共90页第六十一页，共91页2024/9/562外设帧2寄存器第62页/共90页第六十二页，共91页2024/9/5632. 受EALLOW保护(bǎohù)的寄存器 281x中有许多外设控制寄存器受EALLOW保护，即CPU不能写CPU状态(zhuàngtài)寄存器ST1的EALLOW位(ST1.6)指明了寄存器的保护状态(zhuàngtài)。

受EALLOW保护的寄存器有：DSP仿真寄存器、Flash寄存器、CSM寄存器、PIE向量(xiàngliàng)表、系统控制寄存器、GPIO MUX寄存器、特定的eCAN寄存器 第63页/共90页第六十三页，共91页2024/9/5642.11￿外设中断(zhōngduàn)扩展PIE 外设中断(zhōngduàn)扩展模块PIE (Peripheral Interrupt Expansion)将高达96个中断(zhōngduàn)源每8个一组，共12个中断(zhōngduàn)信号送入CPU (INT1 ~INT12)1. PIE控制器 F281x CPU支持一个不可(bùkě)屏蔽中断和16个可屏蔽中断 (INT1~INT14，CPU实时操作系统中断RTOSINT, CPU数据记录中断DLOGINT) 281x有许多外设，每个外设都可以产生一个或多个中断请求，需要一种集中外设所有中断的控制器PIE来裁定从不同中断源来的中断请求 第64页/共90页第六十四页，共91页2024/9/565Multiplexing of Interrupts Using the PIE Block采用采用PIE模块的外设中断模块的外设中断(zhōngduàn)信号多路传送信号多路传送第65页/共90页第六十五页，共91页。

2024/9/566（1）外设级 一旦外设产生中断事件，对应中断标志寄存器中的中断标志位就置1如果对应的中断使能位设为1，则外设的中断请求信号(xìnhào)INTx.y(x=1~12, y=1~8)，可以送到PIE控制器2）PIE级 PIE部分的每一个中断都有一个中断标志位PIEIFRx.y和一个中断使能位PIEIERx.y对每个CPU中断组INT1~INT12都有一个应答位PIEACKx3）CPU级 一旦中断请求送入CPU后，CPU级的中断标志寄存器IFR中的中断标志位就置1如果此时CPU中断使能寄存器IER或仿真中断使能寄存器DBGIER中的相应位为1，且全局中断屏蔽位INTM (ST1.0)为0，则CPU就进入中断服务程序，响应中断中断(zhōngduàn)响应可以分成下面三个层次：第66页/共90页第六十六页，共91页2024/9/567典型典型(diǎnxíng)的的PIE/CPU中断响应过中断响应过程程第67页/共90页第六十七页，共91页2024/9/568DSP内核中断: INT1~INT12每个外设中断连接(liánjiē)到内核中断。

支持软件中断与硬件中断 软件中断是由指令INTR 、TRAP 、NMI请求的中断硬件中断由硬件引起外部中断（由外部中断引脚引起）与内部中断（由片内外设动作事件引起）可屏蔽中断（都是硬件中断，可以用指令屏蔽或允许）与不可屏蔽中断（包括所有软件中断和硬件复位中断/RS)第68页/共90页第六十八页，共91页2024/9/5692. 中断矢量(shǐliàng)表映射 在C28X系列DSP中，中断矢量表可以映射到5个不同的区间：M1 SARAM, M0 SARAM, BROM, XINTF Zone 7块，PIE矢量块但在F2812/F2810中，只有PIE矢量表可以使用(shǐyòng) 复位后PIE矢量表是空的，初始化程序应将矢量表从Flash中复制到PIE矢量表中来，然后使能PIE矢量表，即令ENPIE=1, 此后中断矢量从PIE矢量表中取地址第69页/共90页第六十九页，共91页2024/9/570 PIE中断(zhōngduàn)矢量表映射第70页/共90页第七十页，共91页2024/9/571PIE中断(zhōngduàn)矢量表第71页/共90页第七十一页，共91页。

2024/9/572第72页/共90页第七十二页，共91页2024/9/5733. 中断中断(zhōngduàn)源源中断中断(zhōngduàn)源源第73页/共90页第七十三页，共91页2024/9/574 片内外(nèiwài)设中断与外部引脚中断XINT1和XINT2全部连接到了PIE中，共组成了12个中断组 第74页/共90页第七十四页，共91页2024/9/575CPUCPU中断中断PIE PIE 中断中断INTx.1INTx.1INTx.2INTx.2INTx.3INTx.3INTx.4INTx.4INTx.5INTx.5INTx.6INTx.6INTx.7INTx.7INTx.8INTx.8INTlINTlPDPINTAPDPINTA(EV-A)(EV-A)PDPINTBPDPINTB(EV-B)(EV-B)reservedreservedXINTlXINTlXINT2XINT2ADCINTADCINT(ADC)(ADC)TINT0TINT0(TIMER 0)(TIMER 0)WAKEINTWAKEINT(LPM/WD)(LPM/WD)INT2INT2CMP1INTCMP1INT(EV-A)(EV-A)CMP2INTCMP2INT(EV-A)(EV-A)CMP3INTCMP3INT(EV-A)(EV-A)T1PINTT1PINT(EV-A)(EV-A)T1CINTT1CINT(EV-A)(EV-A)T1UFINTT1UFINT(EV-A)(EV-A)T1OFINTT1OFINT(EV-A)(EV-A)reservedreservedINT3INT3T2PINTT2PINT(EV-A)(EV-A)T2CINTT2CINT(EV-A)(EV-A)T2UFINTT2UFINT(EV-A)(EV-A)T2OFINTT2OFINT(EV-A)(EV-A)CAPINT1CAPINT1(EV-A)(EV-A)CAPINT2CAPINT2(EV-A)(EV-A)CAPINT3CAPINT3(EV-A)(EV-A)reservedreservedINT4INT4CMP4INTCMP4INT(EV-B)(EV-B)CMP5INTCMP5INT(EV-B)(EV-B)CMP6INTCMP6INT(EV-B)(EV-B)T3PINTT3PINT(EV-B)(EV-B)T3CINTT3CINT(EV-B)(EV-B)T3UFINTT3UFINT(EV-B)(EV-B)T3OFINTT3OFINT(EV-B)(EV-B)reservedreservedINT5INT5T4PINTT4PINT(EV-B)(EV-B)T4CINTT4CINT(EV-B)(EV-B)T4UFINTT4UFINT(EV-B)(EV-B)T4OFINTT4OFINT(EV-B)(EV-B)CAPINT4CAPINT4(EV-B)(EV-B)CAPINT5CAPINT5(EV-B)(EV-B)CAPINT6CAPINT6(EV-B)(EV-B)reservedreservedINT6INT6SPIRXINTASPIRXINTA(SPI)(SPI)SPITXINTASPITXINTA(SPI)(SPI)reservedreservedreservedreservedMRINTMRINT(McBSP)(McBSP)MXINTMXINT(McBSP)(McBSP)reservedreservedreservedreservedINT7INT7reservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedINT8INT8reservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedINT9INT9SCIRXINTASCIRXINTA(SCI-A)(SCI-A)SCITXINTASCITXINTA(SCI-A)(SCI-A)SCIRXINTBSCIRXINTB(SCI-B)(SCI-B)SCITXINTBSCITXINTB(SCI-B)(SCI-B)ECAN0INTECAN0INT(CAN)(CAN)ECANlINTECANlINT(CAN)(CAN)reservedreservedreservedreservedINT10INT10reservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedINT11INT11reservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedINT12INT12reservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedreservedPIE外设中断(zhōngduàn)第75页/共90页第七十五页，共91页。

2024/9/5764. PIE配置(pèizhì)和控制寄存器PIECRL PIE控制(kòngzhì)寄存器PIEACKPIE应答寄存器PIEIERx (x=1~12) INTx组使能寄存器PIEIFRx (x=1~12) INTx组标志寄存器第76页/共90页第七十六页，共91页2024/9/577PIE控制(kòngzhì)寄存器PIECRLD15~1 ，PIEVECT， 表示(biǎoshì)从矢量表中取出的矢量地址D0，ENPIE，使能矢量获取PIE应答(yìngdá)寄存器PIEACKD11~0 ，PIEACK， 写入1到对应的中断位可以清除该位，清除后当该组的中断申请到来时，允许PIE向CPU申请中断第77页/共90页第七十七页，共91页2024/9/578PIE中断(zhōngduàn)标志寄存器PIEIFRx, x=1~12D7~0 ，INTx.8~ INTx.1 ， 表示中断(zhōngduàn)是否激活类似CPU中断(zhōngduàn)标志位当一个中断(zhōngduàn)激活时，相应位置1第78页/共90页第七十八页，共91页2024/9/579D7~0 ，INTx.8~ INTx.1 ， 表示中断(zhōngduàn)使能。

类似CPU中断(zhōngduàn)使能位PIE中断(zhōngduàn)使能寄存器PIEIERx, x=1~12第79页/共90页第七十九页，共91页2024/9/580 D15: RTOSINT D14: DLOGINT flag, D14=1 有中断申请向该位写1，可清除(qīngchú)中断请求 D13~D0: 为INT14~INT1中断申请标志CPU中断标志(biāozhì)寄存器IFR (Interrupt Flag Register) 地址0006H第80页/共90页第八十页，共91页2024/9/581CPU中断(zhōngduàn)使能寄存器IER ( Interrupt Enable Register) 地址0004H D15: RTOSINT D14: DLOGINT mask, D14=1 , 使能中断(zhōngduàn)D14=0，屏蔽 中断(zhōngduàn)请求 D13~D0: 为INT14~INT1中断(zhōngduàn)屏蔽位第81页/共90页第八十一页，共91页。

2024/9/582CPU中断仿真使能寄存器DBGIER ( Debug ER) 地址0004H, DBGIER的16个位(gèwèi)代表的中断与IER一样 仿真中断使能寄存器DBGIER只有在CPU处于实时(shí shí)仿真模式中暂停时才有效 第82页/共90页第八十二页，共91页2024/9/5835. 外部(wàibù)中断控制寄存器 F2812支持(zhīchí)3个外部可屏蔽中断XINT1、XINT2和XINT13 XINT13与不可屏蔽中断XNMI公用一个引脚外部(wàibù)中断1控制寄存器XINT1CR外部(wàibù)中断2控制寄存器XINT2CR外部(wàibù)不可屏蔽中断控制寄存器 XNMICR外部(wàibù)中断1计数寄存器XINT1CTR外部(wàibù)中断2计数寄存器XINT2CTR外部(wàibù)不可屏蔽中断计数寄存器NMICTR第83页/共90页第八十三页，共91页2024/9/584外部(wàibù)中断1控制寄存器XINT1CRD2, Polarity, 极性，为1时，表示引脚输入信号的下降沿产生部中断(zhōngduàn)。

D0, Enable, 使能，为1时，表示允许INT1中断(zhōngduàn)第84页/共90页第八十四页，共91页2024/9/585外部不可(bùkě)屏蔽中断控制寄存器 XNMICRD2, Polarity, 极性，为1时，表示引脚输入(shūrù)信号的下降沿产生部中断D1,Select, 选择，为0时，表示CPU定时器连接到INT13,否则,NMI连接到INT13D0, Enable, 使能，为1时，表示允许INT1中断第85页/共90页第八十五页，共91页2024/9/586外部(wàibù)中断1计数寄存器XINT1CTRD15~0, INTCTR, 16位自由(zìyóu)计数的增计数器，时钟频率为SYSCLKOUT对于每一个外部中断，有一个16位计数器，每当检测到中断沿时，就复位(fù wèi)到0，可以用于精确记录中断发生的时刻第86页/共90页第八十六页，共91页2024/9/587PIE控制寄存器初始化C语言程序(chéngxù)实例include “DSP281x_Device.h”void InitPieCtrl(void) // 系统(xìtǒng)PIE子程序{PieCtrlRegs.PIECRTL.bit.ENPIE=0; //禁止PIEPieCtrlRegs.PIEIER1.all=0;//清除PIEIER寄存器…PieCtrlRegs.PIEIER12.all=0;PieCtrlRegs.PIEIFR1.all=0;//清除PIEIFR寄存器…PieCtrlRegs.PIEIFR12.all=0;//PieCtrlRegs.PIECRTL.bit.ENPIE=0;//允许PIE中断PieCtrlRegs.PIEACK.all=0xFFFF;//写1清0} 第87页/共90页第八十七页，共91页。

2024/9/588 简述2812 DSP引脚可以分为哪几类引脚中的 、 、 有什么作用？ 简述2812 DSP的内部结构主要部分的功能 简述2812 DSP 的片内存储器组成（包括地址与用途） 存储器扩展外部接口XINTF的作用是什么？ 如何使用DSP片内Flash和OTP存储器？ 代码安全模块(mó kuài)CSM的作用是什么？ 如何由外部晶振或外部时钟频率确定CPU时钟频率?思考题与习题(xítí)第88页/共90页第八十八页，共91页2024/9/5898.什么是DSP的低功耗模式？9.如何使用看门狗定时器？10. 281x DSP有哪些32位CPU定时器？如何使用？11.11. 281x DSP的通用I/O接口有哪些引脚？有哪些功能？如何使用？12.12. 片内外设寄存器的地址(dìzhǐ)是如何安排的?如何访问？13.13. 281x DSP的中断是如何组织的？有哪些中断源?14.14. 响应中断后，如何找到中断入口地址(dìzhǐ)？15.15. DSP复位后从哪里开始执行程序？第89页/共90页第八十九页，共91页。

2024/9/5山东大学控制(kòngzhì)学院￿￿张东亮90感谢您的欣赏(xīnshǎng)！第90页/共90页第九十页，共91页内容(nèiróng)总结2021/11/10XA[18]~XA[0]: 19根外部地址线XD[15]~XD[0]: 16根外部数据线i5++) i=*PWL++为0保护WD，防止WD被软件禁止WDKEY: 如果先写入0x55，再写入0xAA后就会使WDCNTR清零CPU定时器中断信号和输出信号方向(fāngxiàng)控制寄存器（GPxDIR）:用来选择通用I/O的数据方向(fāngxiàng)方向(fāngxiàng)控制寄存器（GPxDIR):用来选择一般I/O的数据方向(fāngxiàng)第九十一页，共91页。