数字信号处理板技术要求.doc

附件:数字信号处理板技术要求1功能描述共需要两套数字信号处理板，如下表所示，每套应能满足以下要求：完成对 输入中频信号的高速采样，缓存信号并计算频谱，然后完成信号检测，同时用 ePCI总线实现与上位机的数据交换数字信号处理板以DSP和FPGA为核心器 件，由数字前端完成输入信号正交化频率搬移；由频谱变换模块完成信号的FFT 变换，实现中频信号的数字信道化；完成FFT结果的帧间平滑和功率谱密度的 实时处理；实现监控所需的通讯管道，支持实时处理；通过ePCI总线接收上位 机指令，并且把频谱感知结果输出到上位机信号处理板具备自同步和外触发功 能，能够接收外部的触发信号，控制接收机的工作方式表1采集板卡数量数量(套)要求2每套包含两片高速DSP和一片大容量FPGA2指标要求2.1概述每套数字信号处理板卡需要基于ePCI架构，符合PICMG2.0D3.0标准，至 少包含两片高速DSP和一片大容量FPGA,板载双通道ADC,能用于软件无线 电系统，作为数字接收机和数字信号处理的硬件平台2.2 DSP芯片要求a) DSP运算能力要求在8000MIPS/MMACS或同等运算能力以上；b) DSP时钟主频支持1GHz；c) 内存总线独立，板载DDR2-500 512MB；d) PCI接口能够支持 Master和Slave,速率为32bit/33MHz或者e） 双DSP与FPGA之间采用EMIF和 Mcbsp两种连接方式，EMIF支持16bit、32bit和64bit宽度，时钟速率不低于100MHz；f） 能够支持不小于32MB的Nor Flash；g） 两片DSP之间通过RapidlO方式耦合。

2.3 FPGA芯片要求a） XILINX 公司 FPGA, slice 不少于 14720个,RAM 不少于 1520Kb, DSP48ESlice 不少于 640 个，BlockRAM 不少于 8784Kb；b） 外接DDR2内存，支持4GB；c） 支持14bit、250MSPS数据的输入和缓存；d） 支持UART接口；e） 支持外部参考时钟输入功能；f） 支持外部事件触发输入功能，并兼容+3.3V和+5V电平；g） FPGA下载支持从串模式slave serial和从并模式slave selectMAPo2.4 ADC芯片要求a） 通道数：不少于2个；b） 采样率：不低于250MHz；c） 采样位宽：不小于14bit；d） 有效位数：不小于9bit2.5数据总线要求a） PCI 总线支持 Master/Slave, 32bit/ 33MHz 或 32bit/66MHz；b） 双 DSP 各与 FPGA 采用 64bit EMIF 连接，时钟 100MHz,支持 16/32/64位宽度；c） 双DSP间采用Rapid 10互联，实现数据高速双向传输；d） DSP与FPGA之间需预留中断信号、McBSP接口等；e） 支持FPGA访问DDR2内存条，支持FPGA与DSP进行EMIF读写；f） 支持DSP存取FPGA外挂内存条；g） DSP间可通过Rapid 10和通过FPGA进行桥接两种方式进行数据交换。

2.6软件要求a） 支持PCI驱动，Window Driver,支持板卡master EDMA中断操作；b） 支持Flash> PCI Boot引导方式；c） 支持RapidlO xl和x4 EDMA中断数据传输；d） FPGA 完成 DDR2 控制和 RS232；e） 提供DSP与FPGA的EMIF 口 EDMA测试程序，同步中断传输，测试 速率不小于200MBPS；f） 支持FPGA程序采用Flash和DSP引导加载；g） 提供ADC数据的读写配置参考程序2.7物理特性要求a） 尺寸：6U cPCI板卡；b） 存储温度：-20°C〜+70°C；c） 工作温度：0°C〜+70°C；d） 工作湿度：10%〜80%2.8供电要求a） 双直流电源供电；b） 供电：+5V@2A, +3.3V@4A；c） 纹波：不大于5%；d） 整版功耗：不大于30W2.9板间互联要求a）优选支持板间高速互联的板卡2.10供货要求要求供货方在公布中标结果后于5个工作日以内提供样机，由制定的第三方进行板卡功能测试，经测试满足要求后方能签订供货合同2.11资质要求本次竞价限本地供应商或在本地有销售或服务网点的外地供应商参与。