集成电路基础.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成电路设计基础,本课程的主要内容及要求,一、本课程的教学目的,1、掌握有关集成电路设计和生产过程中的基本概念；,2、对集成电路的设计、生产过程的基本知识有一个比较系统、全面的了解和认识；,3、熟悉集成电路的设计方法及常用电路组件的功能分析、设计和应用；,4、学习利用CAD工具PSPICE进行器件级的模拟电路设计；,5、学习基于在系统可编程技术的系统级的数字集成电路设计二、主要内容及要求,1、了解集成电路的生产过程，主要是芯片加工工艺，结合一种典型的集成加工工艺过程，对各种工序在整个工艺流程中的作用和意义有全局性的认识，并掌握一些重要工艺的概念和作用，安排在第二章集成电路制造工艺中介绍2、重点是学习集成电路设计，包括总体设计思路及流程、设计实现的方法、版图设计及设计规则、常用电路组件的设计，功能模块设计3、学习应用PSPICE软件设计模拟电路、在系统可编程技术设计数字系统的理论与实践4、介绍CAD概念和常用软件第一节 集成电路的发展,一、概念,微电子学：主要是研究,电子或离子,在固体材料中的,运动规律及应用,，并利用它,实现信号处理功能,的科学，其目的是实现电路和系统的集成。

集成电路：（,IC,）,是指,通过,一系列,特定的加工工艺,，,将,多个晶体管、二极管等,有源器件,和电阻、电容器等,无源器件,，按照一定的电路连接,集成在一块,半导体单晶片或者说陶瓷等,基片上,，,作为,一个不可分割的,整体,执行某一特定功能的,电路组件,二、集成电路的优点及主要性能,优点,：体积小、能耗低、价廉、性能好集成度,：,每块集成电路芯片中包含的元器件数目,优值（功耗延迟积）,：,是指电路的延迟时间与功,耗相乘特征尺寸,：,通常是指集成电路中半导体器件的最,小尺度,第二节 集成电路的分类,一、按结构分：,1、单片集成电路,：,双极型,：,NPN PNP 速度快、驱动能力、,功耗大、成度低,MOS型,：,PMOS、NMOS、CMOS能耗低、,输入阻抗、高抗干扰强、集成度高,BiMOS型,：,兼有二者优点，但工艺复杂,2、混合集成电路,：,厚膜集成电路,、,薄膜集成电路,二、按功能分：,1、,数字集成电路,组合逻辑、时序逻辑,2、,模拟集成电路,：,线性集成电路、非线性集成电路,3、,数模集成电路,：如D/A A/D,三、按集成度分：,数字 模拟,MOS型 双极型,小规模,（SSI）10,2,100 2000 300,特大规模,（ULSI）10,7,10,9,巨大规模,（GSI）10,9,四、按应用领域分,民用、工业投资源、军用、航空/航天,五、应用性质分,：,通用IC、专用IC（ASIC）,第三节 集成电路制造工艺概述,意义：,1、了解集成电路制造的基本过程的,常识,2、为了得到,最佳,集成电路,设计,所需要的灵活性，有必要在工艺和制造技术方面有很好的了解，以便借助于工艺技术方面的知识，在电路设计过程中可以考虑实际的版图布局等问题；,3、工艺参数的知识使设计者在设计过程中能够进行成品率的计算，在,成品率、性能,以及简化设计之间实现平衡,折衷,。

第四节 集成电路的生产过程,一、集成电路制造过程,1、示意图：,设计,掩模板,装配,单晶,材料,芯片,制造,检测,图2-1集成电路制造过程示意图,二、平面工艺技术框图,图2-2 平面工艺基本框图,生成,保护,膜,确定,工作,窗口,开设,窗口,渗入,杂质,图象转移,二、典型双极工艺制造过程 （以PN结隔离技术）,1.双极NPN晶体管的截面图,集电区N,+,发射区N,+,基区P 隔离,埋层N,+,PS,i,衬底,图2-3双极NPN(PN结隔离)晶体管的截面图,外延层,N,+,N,+,N,+,P,+,P,+,N,N,P,N,+,Sio,2,N,+,2工艺流程,(1)制作埋层（图2.4a）,SiO,2,1,#,掩模版,（2）生长外延层（图2.4B）,N,+,（3）形成隔离岛（图2.4C）,2,掩模版,（4）形成基区（图2.4D）,P,+,N,3,#,掩模版,PSi,(5)形成发射区，集电区(图2.4E),4,掩模版,（6）金属化(图2.4F),5,掩模版,（7）连线,三、小结：,双极性工艺过程，芯片制造主要包括三类技术：,1、,图形转换技术,：,主要包括光刻、刻蚀等,技术,2、,薄膜制造技术,：,主要包括外延、氧化、,化学汽相淀积，物理汽相淀积,（如溅射，蒸发）等,。

3、,掺杂技术,：,主要包括扩散和离子注入技,术,第五节 集成电路制造工艺的关键技术,一、图形转换技术,：,将掩膜板上设计好的图形转移到硅片上的技,术，包括光刻与刻蚀技术1、,光刻,：,概念：是指通过类似于洗印照片的原理，通过曝光和选择腐蚀等工序，将掩膜版上设计好的图形转移到硅片表面涂敷的感光胶上的过程光刻包括：,光刻胶,、,掩膜板,、,光刻机,三要素,光刻技术决定着集成电路,特征尺寸和时延,分类,（1）光刻常见的方法,接触式 接近式 投影式,（2）超细线光刻技术,（短波长的射线进行光刻）,甚远紫外线光刻,电子束光刻：,X射线光刻：,离子束光刻：,2、,刻蚀技术,（1）概念：将未被光刻胶掩蔽的部分有选择地腐蚀掉，从而实现将,光刻胶图形,转换为,硅片,上的图形的方法分类：,湿法刻蚀,干法刻蚀,刻蚀直接影响到特征尺寸,二、薄膜制备技术,概念,：,指通过一定的工序，在衬底表面生产成一层薄膜的技术，此薄膜可以是作为后序加工的选择性的保护膜、作为电绝缘的绝缘膜、器件制作区的外延层、起电气连接作用的金属膜等分类,：,氧化、化学汽相淀积、物理汽相淀积等等,1、氧化,:,(1),概念,:,主要是指在硅表面生长二氧化硅 (SiO2）膜。

2),作用：,在MOS集成电路中，SiO2层作为MOS器件的,绝缘栅介质,，到深亚微术或亚0.1m工艺后，用氮氧化硅膜替代（是因为随特征尺寸缩小，膜厚减小，氮氧化硅绝缘性能更好）在扩散硼、磷、砷等杂质时用作,掩蔽膜,作为集成电路的,隔离介质,材料作为,电容器的绝缘介质,的材料作为,多层金属互连层之间的介质,材料作为对器件和电路进行,钝化层,材料1）概念：指通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程VCD的结构可以是单晶、多晶或非晶态2）作用,：,生长外延层，淀积隔离膜，导电线等3、物理汽相淀积,（1）概念：用物理的方法，如蒸发、溅射等技术，在半导体表面淀积薄膜的技术，,(2)作用:主要用于实际集成电路互联的金属薄膜2、化学汽相淀积（VCD）,三、掺杂技术,概念,:,掺杂是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的目的分类,主要有：,扩散、离子注入,两种,1、扩散,概念：扩散是微观粒子热运动的统计结果，是指杂质从浓度高的地方向浓度低的地方运动的过程2、离子注入,概念：离子注入是将具有很高能量的带电杂质离子射入半导体衬底中的掺杂技术。

2、模型的意义,建立了工艺参数，电学参数，几何设计参数三者之间的关系，是版图设计的基础即，对于给定的工艺（工艺参数已知），根据晶体管在电路电所起的作用（电学参数的要求），可以求出掩膜板的几何参数（即设计参数）第六节 集成电路的设计规划,1、概念,：,集成电路设计规划通常指的是版图设计规划，即几何设计规划，它是集成电路设计和工艺制备之间的接口，是电路设计人员必须遵从的设计约束条件2、制定设计规划的目的（意义）,：,使芯片尺寸在尽可能小的前提下,，避免线条宽度偏差和不同层掩膜版套准偏差可能带来的问题，尽可能,提高电路成品率,3、内容：在考虑器件正常工作的条件下，根据实际工艺水平（包括光刻水平、刻蚀能力、对准容差等）和成品率的要求，给出一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现4、设计规则表示方法,（1）以为单位的设计规则2）以微米为单位的设计规则。