Allegro设计流程.pdf

Allegro设计流程（一）器件库的制作 由已有PCB文件生成库File-Export-Libraries.所有类型库文件将储存到PCB文件所在目录中 新建元件库1.使用Pcb Editor为通孔焊盘制作*.fsm热焊盘文件；使用Pad designer制作*.pad焊盘文件2.使用Pcb Editor制作*.psm元件封装（推荐使用Wizard向导制作）（二）新建PCB layout文件File+new今drawing name（drawing type:layout）玲0K.（三）基本参数设置1.设计单位选择（英寸/毫米）；设计单位精度；设计图纸尺寸Setup-Drawing Parameters在PCB设计过程中,禁止在英寸与毫米间切换,否则在每次切换过程中将引入误差,次数越多误差越大,这也是Allegro不尽如人意的地方.2.D R C 是否DRC/DRC标示符号尺寸；Display 鼠线（即飞线）的几何形状 当鼠线为水平或者垂直时，选择鼠线显示方式为直线或者jogged；当鼠线为斜线时，选择无区别;热 焊 盘（Thermal pads）是否显示；设计栅格（Grid）是否显示；打孔（drill）是否显示（包含过孔或者焊盘的孔）：焊盘或者过孔是否填充显示：Text 添加文本时的默认大小值（block size）：文本相对鼠标定位点延伸摆放方向（left/right/cenler）Line Lock 走线转弯时线的形式（线/弧）、角度Setup-Drawing Options3.自定义文本blockSetup-Text sizes4.定义栅格显示Setup 交 Grids5.设置默认走线间距：设置默认走线宽度SetupConstraints.3 Spacing rule set-Set values.Physical rule set-Set values.6.向设计添加过孔（将在走线换层时使用）Setup Constraints.3 Physical rule set-Set values.-Via List Pivperty注:Current Via List中的Via才能在PCB设计中有用在Available Padstacks栏中的Via都位于Padpath所设定的默认目录中凡已位于该默认目录中但未在Available Padstacks列表中显示的Via可通过在Name栏中键入该Via名称后点击Add按钮添加到CurretU Via ListVia List Property:Available PadstacksCl 00D138NC55D35C55D36C56D40Cl R I ODD62CIR60D39CIR64D38ia ListW IATPVIAC35D20VIA025D013x not foundName:|Add|Delete7.设置默认工作目录（焊盘存放路径padpath；封装存放路径psmpath；Gerber输出存放路径artpaih等）Setup-User Preferences.Design _j）aths（四）画板框（Board Outline）、布线区（Route Keepin）及零件摆放区（Package Keepin）Add3 Line（在Add Line 状态下,操纵面板中 Class 选择 Board Geometry；SubClass 选择 Outline）SetupAreas-Route Keepin（务必绘制Roide Keepin,否则内层贯铜将无法进行,系统将RoideKeepin作为内层贯铜的边界）Setup 今 Areas-Package Keepin（五）定义板层Setup 9 Cross-section（六）调入网表（netlist）File-Import.logic.在 Cadence 标签页内进行设置：Import logic type 选 Design entryCIS；Place changed component 选 Always；Import directory 指定 allegro netlist 网表所在位置设置完毕后，点 击 Import Cadence按钮即可完成网表的导入。

注：Other标签页用于导入非Cadence类型的网表也可由Capture CIS在执行Create Netlist时,直接新建或者更新brd文件（如今设计第二步可省略）Capture CIS执行Create Netlist时，如下:（七）调入器件（Placement）手工调入（Manually）通过器件标号有选择的调入器件Place-Manually.Components by redes,在其下列出的器件为还未放到板上的器件,在待放器件前打勾后将鼠标移至工作区,器件会附着在鼠标上，点击鼠标左键即可完成放置动作）自动调入（Quickplace）-可一次性调入所有器件，也可有选择的调入器件Place-Quickplace（在Quickplace设置菜单中,E-dge表示将器件摆放在板框外面的位置 上、下、左、希；Slide设置器件放置在顶层还是底层）注：在调入器件前，所有元件封装都已制作并放于Psmpath所指定工作目录中.（八）布 线（Route）1.内层分割（以G ND层分割为例）用ANTI ETCH线在待分割层面上画好分割线（ANTI ETCH/GND）注意：画ANTI ETCH时，边界要超出Route Keepini.Add-Lineii.Option里选择ANTI ETCH/GND i i.画好分割线/Options /Find /Visibility Active Class and S ubclass:|ANTI ETCH 3|GNDLine lock:Line width:Line font:Line|145|1 30,000|S olid在操纵栏的Option里选择需要分割的层面（ETCH/GND）点选菜单Edit-rS plit Plane-Create出现提示菜单后，选 择“是”PCB Design ExpertDeleting a ll thermal r elief and shapes on ETCH/GND.Continue?一 暹 :，否I依次选择高亮区域的讯号名称（Net Name）2JH邮17r jm vK.*1.divi.WieiI.WsbINf*dudf%小今;加.9*a理由1 2enl2V：pfl t I _H二O K|CanNo v&6注：过孔与内层的安全间距是在设计过孔时由Anti Pad项决定的。

过 孔（与所在内层为同一网络）与内层的热焊盘连接形状是在设计过孔时由Thermal Relief项决定的2.在正片上铺铜(Top or Bottom Layer)点选菜单 Add shapes 今Solid Fill选择所要加shape的层面按所需路径画好Shape封闭路径假如需要可再次修改sh叩e 外形Edi t-Vertex 定义shape的网络netEdi t-Change Net(Name)进行shape parameter的设定Shape-Parameters.VoidVoid-Auto CheckShape-Check 如 有 错 误，修改 灌 铜(Fill)Shape-Fill3.(略)4.(略)（九）后检查I.运行D R C检查Tools-Update DRC2.生成未放器件报告（此步骤验证元件是否已完全放入板中）Tools-Reports.-Unplaced Components3.生成未连管脚报告（此步骤验证所有连接关系的布线是否完成）Tools-Reports.-Unconnected Pins4.生成D R C检测报告Tools-Reports.-Design Rules Check（十）生产文件输出I.生成Gerber文件 Manufactrue 34 rtWork Film ControlA.在Available Films中通过鼠标右键添加或者删除文件夹与其下的Subclass最终形成要输出的底片.输出时每个文件夹为一张底片,每张底片中包含要输出的子类B.用鼠标单击每一个文件夹（底片），在 右 侧 为 其Plot mode（正负片）与UndefinedLine Width（丝印字符线宽等）（通常设为7mil）C.其他保留默认值,不作修改 Manufactrue 3A rtWork-General ParametersA.在Device Type 中选 Gerber RS274XB.其他保留默认值,不作修改 Manufactrue 3 ArtWork JFilm Control f Create Artwork（执行此步前不要不记得勾中要输出的文件夹）L A r tw o r k Con r o l F o r*Film Control I General ParametersAvailable FilmsTOPjFilm OptionsFilm Name:TOP,申-申甲甲甲由ETCH/TOPPIN/TOPVIA CLAS S/TOPGNDVCCBOTTOMsilkscreen-top$ilkscreen_boUomsoldermask_topsoldermask bottomRotation:Offset X:1 0.0001 0.000Undefined Line Width:S hape Bounding BoxTooo1100.000Plot mode:PositiveNegativeFilm MirroredFull Contact Thermal-ReliefsS elect AllCreate ArtworkS uppress Unconnected PadsDraw Missing Pad ApefturesUse Aperture RotationS hape FVector Based Pad BehaviorOK Cancel Apertures.HelpA rtw ork C o n tr o l F o r*亘囚Film Control|General Parameters|Available Films野时分曲曲由+口 TOP-回空EE0ETCH/GNDPIN/GNDVIA CUXS S/GNDVCCBOTTOMsilkscreen_topsilkscreen_boUomsoldermask_lopsoldermask bottomS elect AllCreate ArtworkLoadFilm OptionsFilm Name:GNDRotation.o 三Offset X:(0.000Y:fo.000Undefined Line Width:7.000S hape Bounding Box 1 100.000Plot mode:Positive Shape To Pin 间距设置。

Setup-Constrains-physiscal rule set 中 Set values2、关于过孔，需要 设 置Shape To Via项内层信号层（正片）：有两种情况：假如该层有连接到焊盘的导线，则焊盘在该层具有焊环（形状及尺寸由制作焊盘时为该层指定的Regular Pad参数项决定），用于导线与焊盘的电连接（由因此正片不用考虑Anti Pad）；假如该层没有连接到焊盘的导线则没有焊环，仅有焊盘的孔壁通过该层，即焊环的环宽为零（当该层没有任何电连接情况下，焊盘设计时即使为该层指定了 Regular Pad也不存在焊环，即RegularPad所指定的Regular Pad仅是为当该层有导线连接焊盘即上述第一种情况时而定的）内层电源层（负片）：有两种情况：假如焊盘与内层为同一网络属性，则焊盘通过Thermal Relief与内层铜皮相连接（该Thermal Relief在制作焊盘时设定）假如焊盘与内层不属于同网络，则仅有焊盘的孔壁通过该层，没有焊环，。