加法器和数值比较器原理.ppt

3.2 加法器和数值比较器加法器和数值比较器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器（（Half Adder））两个两个 1 位二进制数相加不考虑低位进位位二进制数相加不考虑低位进位0 00 11 01 10 01 01 00 1真真值值表表函数式函数式Ai+Bi = Si (和和)  Ci (进位进位)逻逻辑辑图图曾曾用用符符号号国国标标符符号号半加器半加器（（Half Adder））Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函函数数式式2. 全加器全加器（（Full Adder））两个两个 1 位二进制数相加，考虑低位进位位二进制数相加，考虑低位进位 Ai + Bi + Ci -1 ( 低位进位低位进位 ) = Si ( 和和 )  Ci ( 向高位进位向高位进位 )1 0 1 1 --- A 1 1 1 0--- B+--- 低位进位低位进位100101111真真值值表表标准标准与或式与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1--- S高位进位高位进位←0卡诺图卡诺图全加器全加器（（Full Adder））ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”最简与或式最简与或式圈圈 “ 1 ”逻辑图逻辑图(a) 用用与门与门、、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥≥1111AiSiCiBiCi-1≥≥1(b) 用用与或非门与或非门和和非门非门实现实现&≥≥1&≥≥1111CiSiAiBiCi-13. 集成全加器集成全加器TTL：：74LS183CMOS：：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8C661C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 74LS18374LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 二、加法器二、加法器（（Adder））实现多位二进制数相加的电路实现多位二进制数相加的电路1. 4 位串行进位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd — 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接作加法运算时，总进位信号由输入二进制数直接产生。

产生…特点特点优点：速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂应用举例应用举例8421 BCD 码码 → 余余 3 码码逻辑结构示意图逻辑结构示意图集成芯片集成芯片CMOS：：CC4008TTL：：74283 74LS283超前进位电路超前进位电路 ΣS3 ΣS2 ΣS1 ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI3. 2. 2 数值比较器数值比较器（（Digital Comparator））一、一、1 位数值比较器位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函数式函数式逻辑图逻辑图— 用用与非门与非门和和非门非门实现实现Ai Bi Li Gi MiLi( A > B )Gi( A = B )Mi( A < B )= Ai ⊙ ⊙ Bi 1位位比较器比较器AiBiAi&1&1&BiMiGiLi二、二、4 位数值比较器位数值比较器A = A3A2A1A0A > BL = 1A = BM = 1A < BG = 1真值表真值表比比 较较 输输 入入输输 出出A3 B3A2 B2A1 B1A0 B0 LGM>   100=>  100==> 100===>100====010<   001=<  001==< 001===<001B = B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0&&1&1&&1&1&&1&1&≥1 ≥1&1&1&≥1 ≥1 MLGA2A1B3A3B2B1B0≥1 A0G = (A3⊙ ⊙B3)(A2⊙ ⊙B2) (A1⊙ ⊙B1)(A0⊙ ⊙B0)4 位数值比较器位数值比较器M = A3B3+ (A3⊙ ⊙B3) A2B2 + (A3⊙ ⊙B3)(A2⊙ ⊙B2) A1 B1+ (A3⊙ ⊙B3)(A2⊙ ⊙B2)(A1⊙ ⊙B1) A0B0L = M+G1 位数值比较器位数值比较器AiMiBiAi⊙ ⊙BiAiBiLiGiAiBi&1&1&比比 较较 输输 入入级级 联联 输输 入入输输 出出A3B3A2B2A1B1A0B0AB FA < BFA = BFA > B>      001=>     001==>    001===>   001====001001====010010====100100<      100=<     100 4 位集成数值比较器的真值表位集成数值比较器的真值表级联输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的接低位芯片的 FA < B 、、 FA = B 、、 FA > B 。