雷达信号处理时序故障的几点思考.docx

    雷达信号处理时序故障的几点思考    【摘要】随着现代雷达新技术的飞速发展，新体制雷达的不断出现，雷达信号系统的工作模式越来越灵活化多样化，雷达信号系统也越来越复杂，但雷达的工作时序在任何雷达系统中都起着至关重要的作用，一旦雷达的工作时序发生偏差都将影响雷达的目标观测，严重的甚至导致雷达无法正常工作本文从典型地面雷达信号系统的角度出发，分析了实际应用中出现时序偏差的原因，并给出排除措施，希望对雷达维护和设计人员有所帮助关键词】频域脉压时钟建立时钟保持一引言雷达接收信号包括：地物回波﹑海浪回波﹑气象回波﹑有源干扰﹑地面运动物体和空中飞行器产生的回波等等最大限度的保留或提取期望的目标信息，减小其它各类非期望回波的影响，是雷达信号处理系统的基本任务雷达信号的工作时序贯穿着信号处理的每一个环节，是雷达系统工作的节拍，从IQ正交采样到DBF数字波束形成，从脉冲压缩到多普勒滤波处理，各种时钟信号、触发信号、控制信号、回波数据信号的传输必须遵循设计规定的节拍，否则雷达工作的节拍错乱，雷达的工作性能就会下降甚至是功能失效二可靠的时序要求那么可靠的传输时序应该满足什么样的要求？以某地面雷达的信号系统为例，频域脉冲压缩后的数据送给滤波器做滤波处理。

要保证数据的可靠传输，先来分析一下电路，频域脉压输出驱动电路与滤波运算输入驱动电路分别如图1、图2所示：从上述两张图片可以看出数据传输流程是：脉冲压缩插件上经过FFT运算后的数据经过D27、D28（74HC374）锁存驱动输出的16位数据经过标准接口、印制背板然后到滤波运算插件，再通过D1（CY74FCT163374）锁存驱动后入FPGA进行运算其中频域脉压与滤波运算接口数据率为（20MHzх48bit）=960Mbps，锁存时钟CLKOUT和CLK1为20MHz（即时钟周期T=50ns），简化后的1bit数据位传输电路模型如图3所示：从图4中看出数据可靠传输最基本的两个条件是Tsu和Th需要得到满足：Tsu（ClockSetupTime）时钟建立时间是指时钟到达之前，数据和使能信号已经准备好的最小时间间隔；Th（ClockHoldTime)时钟保持时间是指能保证有效时钟沿正确采样数据和使能信号的最小稳定时间；根据器件资料显示在IDT74FCT163374器件中，Tsu=2ns,Th=1.5ns,不考虑PCB布线长度和阻抗的影响，滤波运算的D1的可靠数据输出时序余量为50ns-2ns-1.5ns=46.5ns。

考虑印制线阻抗的影响可能导致数据总线内部48bit数据跳变沿之间出现约2ns抖动，最终时序余量约为44.5ns三时序故障产生原因然而，在实际应用中数据偶尔会出现偏差，根据工程经验，造成这些偏差有以下几种原因：a、48bit数据总线中任何1bit数据线之间由PCB布线长度的不同往往会造成每一位的数据的Tsu不同b、制板工艺精度、使用环境应力影响及器件老化导致阻抗不匹配，会使得数据的Tsu时间发生变化，也会使时钟的上升沿发生偏移c、受到干扰时时钟上升沿的抖动会导致超出数据Th区间以上原因带来的后果是数据Tsu变大，时钟上升沿前移或后移当数据Tsu变大，时钟上升沿不变时，时钟采样点有可能落入数据Tsu区间，采到的数据是不可靠的；当时钟上升沿由于偏移超出Th的时序余量范围，就会采样到下一个I、Q数据上去，即数据错位四时序故障解决当出现以上现象时，有两种方法可以解决，一种是软件方式：在时钟产生FPGA中修改时钟信号或数据位的时延；一种是硬件方式,：数据锁存时钟上增加高频电容（10pf-100pf），或增加一接地的可调电阻（1kΩ）调整时钟占空比使输出的锁存时钟上升沿位于被锁存数据Th范围内理想位置，确保时钟轻微抖动或数据Tsu变大时不会导致数据锁存错误；另一方面滤除时钟上的毛刺脉冲。

五结束语本文根据本人多年的工程经验提出了保证数据可靠传输的要求，总结了导致时序故障的原因，并提出了一些解决建议措施，雷达设计和维护人员在发现雷达信号时序故障时可以参考本文中介绍的方法进行排查和处理参考文献[1]丁鹭飞耿富录雷达原理（第三版）.西安：西安电子科技大学出版社,2003.[2]马晓岩向家彬雷达信号处理（第一版）.长沙：湖南科学技术出版社,1999.[3]XXX雷达培训资料(内部资料).  -全文完-。