计算机组成原理实验指导书2014版.pdf

计算机组成原理实验指导书李淑芝 欧阳城添 董跃华 主编江西理工大学2 0 1 4 年 9月目录第一部分 计算机组成原理系统概述.1第1章DVCC系列实验机软硬件简介.11.1 DVCC系列实验机系统硬件性能.I1.2 DVCC实验机系统软件性能.21.3 DVCC实验计算机的工作条件.21.4 DVCC实验计算机功能模块详述.4第2章 联机调试软件简介.32第二部 分 基本单元实验.33实验一 8位算术逻辑运算实验.34一、实验目的.34二、实验原理.34三、实验电路.34四、实验步骤.37五、实验数据.38六、思考题.39实验二 带进位控制8位算术逻辑运算实验.40一、实验目的.40二、实验原理.40三、实验电路.40四、实验步骤.42五、实验数据.43六、思考题.43实验三16位算术逻辑运算实验*.44一、实验目的.44二、实验原理.44三、实验电路.44四、实验步骤.47五、实验数据.48六、思考题.49实验四移位运算器实验.51一、实验目的.51二、实验原理.51三、实验电路.51四、实验步骤.53五、实验数据.53六、思考题.53实验五存储器实验.54一、实验目的.54二、实验原理.54三、实验电路.54四、实验步骤.55五、实验数据.57六、思考题.57实验六微控制器实验.58一、实验目的.58二、实验原理.58三、实验电路.59四、实验步骤.63五、实验分析.66六、思考题.66第三部分 综合实验.67实验七基本模型机的设计与实现.67一、实验目的.67二、实验原理.67三、实验电路.69四、实验步骤.71五、实验分析.75六、思考题.75实验八带移位运算的模型机的设计与实现.76一、实验目的.76二、实验原理.76三、实验电路.77四、实验步骤.78五、实验分析.82六、思考题.82第一部分计算机组成原理系统概述第1章DVCC系列实验机软硬件简介1.1 DVCC系列实验机系统硬件性能一、8 位字长、16位字长兼容设计教学计算机字长主要取决于运算器。

运算器的主体部分，在用2 片 74LS181芯片级联而成时，就构成8 位的运算器：在用4 片 74LS181芯片级联而成时，就构成16位的运算器教学计算机的字长是8 位还是16位，对学习计算机组成原理这门课虽没有什么实质性的影响，但为了让学生对字长的概念有更深刻的理解和认识，在本机上可同时提供出8 位、16位字长的两种运算器功能二、采用总线结构实验机采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点,系统内有3 组总线：数据总线，地址总线和控制总线其中，数据总线和地址总线用8 芯排针引出，实验时只要少些接线即可三、提供计算机基本功能模块DVCC实验机为学生提供了运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块图 1.1.1是实验机的功能模块布局图，后面的章节将详细介绍这些模块各功能模块的输出均通过三态器件，部分模块（每个实验均用到）间的总线已连好，另一部分模块的总线实验者可按需要连接各模块所用的控制线全部用跳线器跳接，简单方便四、提供扩展模块DVCC实验计算机为实验者提供创造性设计的平台，板上扩展了在系统可编程大规模电路 CPLD器件ISP1032E（LATTICE公司），它的全部引脚对外开放，实验者完全根据自己的设计思路进行计算机组成原理设计、仿真、综合，并且下载到器件中，再验证其设计的正确性，最终完成设计。

五、提供智能化控制台控制台由8 位单片微机控制，为调试和使用实验计算机提供良好的条件实验计算机在停机时，实验者可通过捽制台将程序装入控存中，可以读出控存或内存指令单元中的内容并且显示实验计算机运行时，可由控制台控制实验计算机从指定的地址开始运行程序，并可以人工干预使其停止运行；也可控制实验计算机逐条逐拍地运行，并自动测量和显示每一拍运行后的地址总线、数据总线和微地址以及微程序的内容六、实验接线量少，实验效率高具有上述特性的DVCC实验计算机很大程度上减少了实验者的接线工作量，因而减少了出错的可能性，以利于实验的正常顺利进行，让实验者在有限的实验时间内将精力集中在实验的关键部分特别是进行整机实验时，学生可以集中时间和精力按要求设计实验计算机整机逻辑、指令系统及相应的控制器但在用CPLD器件设计时，实验者接线量相对多些，因为采用 CPLD器件设计时，本身就是一种创新性设计，实践性特强，更有利于培养实验者的实践能力和创新开拓能力1.2 DVCC实验机系统软件性能DVCC实验机系统在控制软件的协调控制下，提供灵活的实验操作方式在实验计算机独立使用时，通过拨动开关及发光二极管以及二进制数码形式进行输入、编程、显示、调试,而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯；在实验计算机通过RS232通信接口与上位机联机时，可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作，实验者可根据实验题目的需要在两种实验操作方式之间随意切换。

DVCC实验计算机系统提供WINDOWS环境下集成调试软件，有多个显示窗口，如寄存器窗、微代码窗、程序代码窗、动态代码调试窗、实时数据流动显示窗等，可在屏幕上 显示本实验计算机的组成逻辑示意图，如 图 1.1.2所示；微代码、程序代码直接屏幕修改、编程；微代码字段直接动作解释；调试运行过程实时动态跟踪显示，如数据流的流向及数据总线、地址总线、控制总线的各种信息，使调试过程极为生动形象：并具有逻辑示波器测量等强大功能为实验者提供了良好的实验操作环境，增强实验者学习、实验的兴趣，从而提高教学效果在 DVCC实验计算机上还配有双通道虚拟示波器测量软件，用于实验过程中信号的观察,以便在设计性、创新性实验过程中及时分除故障，这样，可以减少实验室硬件设备的投析排入,提高实验设备的综合利用率1.3 DVCC实验计算机的工作条件一、工作电源本机采用微型计算机专用高效稳压电源，主要技术指标如下：1、输入电压：交流220V10%,50HZ 2、输出电压：5V5%,3A3、输出功率215W 4、效 率.80%5、电压调整率式0.2%6、负载调整率W0.5%7、纹波系数W0.5%8、有短路保护功能和自恢复功能二、工作环境 环境温度一540,无明显潮湿，无明显振动碰撞。

图1.1.1实验机的功能模块布局图I/O扩展区扩展数据输出显示内部总线高 8 位运算C P L D 扩展区低 8 位运算总线数据显示外部总线运行控制运行方式数据输入并显示数据输出显示程序R A M总线地址显示地址寄存器指令寄存器微地址控制微程序微地址显示微地址输入1.4 DVCC实验计算机功能模块详述前面已提到过，本系统为实验者开发调试实验计算机提供了一系列功能模块，这里逐一介绍它们的组成和使用S3-DVC900a-CNo n川斗悟声瑶瘦NB I J00None00NoneQDVCC监潮河隔湘际洌潮6008M罪e窿局电涧阂苗剑6)i86概斗潴掷许M灯踢r等林4 1ROM一00一02008夺慎名皿33-就前纲射斗口口就卬RAM0300_lg00000000000000000000000000000000000000000000000000000008000000000000000080000 AI Fl(A2 F2A3 F3 BOBl B2 B3 CN CN+4 M A=B SO GSIP S2；S3图1.1.3 8位运算器模块电原理图234567816位运算器模块电原理进位控制和判零标志电路如图1.1.5所示，图中的电路集成在大规模可编程器件中(U50)。

299B为移为寄存器U34的允许输出信号，A R为算术运算时是否影响进位及判零标志控制位,低电平有效ZID是 ALU结果为零标志信号，由ALU输出的8 位数据输入到U50中，经 8输入或非门产生再看判零电路，ALU在算术运算时，M=0,且移位寄存器不在工作，则299B=1,影响判零电路的控制位AR=O,因此UN3A输出脚3 为“1 ”电平，当时钟脉冲T4正跳时，UN5A的时钟CLK电平产生正跳，此时，ZID状态被存入触发器74LS74(U N 5A),触发器的输出QZI就是ALU结果的零标志位QZI为“0”，表示ALU结果不为零，相应的指示灯Z I灭；QZI为“1”，表示ALU结果为零，相应的指示灯Z I点亮进位输入信号来自于两个方面：其一对运算器74LS181(U31、U 3 2)的进位输出/CN+4进行倒相所得CN4(UN4E的输入11脚)；其二由移位寄存器74LS299(U 3 4)的选择参数SO、Sl AQO、AQ7决定所得，移位寄存器74LS299(U 3 4)主要用于带进位左、右移位操作当影响判零电路的控制位A R信号为“0”，则 UN3A输出脚3 为“1”，在时钟脉冲T4正跳时，UN5B的 CLK电平产生正跳，此时，CY状态被存入触发器74LS74(U N 5B),触发器的输出QCY就是ALU结果的进位标志位。

QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY 点亮1.4.2移位寄存器模块移位寄存器采用74LS299(U 3 4),它具有并行接数、逻辑左移、逻辑右移、保持等功能,具体由SO、SI、M、DSO、DS7决定T 4是它的工作脉冲，正跳变有效移位寄存器的主要使用方法见表1.1.2,电路原理图见图1.1.6表 1.1.2 74LS299功能表299BS1soM功 能000任 意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任 意装数VCCI OKUNID74LS08UN2BUN6A 74LS0874LS00UN5CLKa -6o Q 1-7I1.S7I.!1274LS74,9 QCY8QZISI 4AOO 5ROBLD R 0K2345678BUSDOBUSD1BUSD2BUSD3BUSD4BUSD5BUSD6BUSD7R IB LDR1KREGBUS(U NIB74LSO8QCYM图 1.1.6移位寄存器74LS299原理AQ7R2BLD R 2KR3B_LD R 3KI IQ50Q2Q33Q85Q7DO3D2D3D4D5D6D701234567Q Q5 QDm0D2D3D4D5D6D7OECLK612:、16?174LS3742Q1234567GQOQwaD2D3D4D5D6D7OECLK6I 二15图 1.1.7寄存器堆模块3456781.4.3 存器堆模块寄存器堆模块的设置如图1.1.7所示，为实验计算机提供了 4 个 8 位通用寄存器。

它们用来保存操作数及其中间运算结果，它对运算器的运算速度、指令系统的设计等都有密切的关系从图中看出，4 个寄存器均采用74LS374(U41U 4 4),它的输入全部相连后连到系统数据总线上BUSDOD7,总线上的数据具体写入哪个寄存器山各自的写入脉冲(LDROKLDR3K)控制；4 个寄存器的输出共用一个排针REGBUS引出，在使用时再连到系统总线上，具体由哪个寄存器读出，山各自的输出允许信号ROBR3B控制1.4.4 程序计数器PC与地址寄存器模块一、程序计数器PC(8 位)由二片可预置的4 位二进制同步计数器74LS161(U38、U39)构成，它具有接数、计数、清零等功能程序计数器的输出采用三态传输器件74LS245CU40),如 图 1.1.8所示当控制台总清开关为“0”时(LCLR指示灯灭),清零程序计数器，总清开关平时为T电平1、停机状态启动时，程序计数器PC 的工作情况PC 的接数控制信号为LO A D,接数工作脉冲为C L K 16L 当 LDPC=1 时，且时钟脉冲T 4 电平正跳时，程序计数器PC 的工作脉冲端CLK的电平便正跳变，它把总线BUSD0D 7上的启动地址值接入程序计数器74LS161的输入，启动地址可为000OFF中的任意一个值。