我国集成电路封测产业状况.docx

全球集成电路封测产业状况一、 全球集成电路封测产业状况在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场80%以上的份额根据市场调研机构Yole统计数据，全球集成电路封测市场长期保持平稳增长，从2011年的455亿美元增至2020年的594亿美元，年均复合增长率为3．01%二、 产业布局我国半导体产业下游发展迅速，消费电子、新能源汽车等产业也给我国半导体产业带来了大量的消费需求目前，我国已成为全球第一大消费电子生产国和消费国在未来的几年中，我国有望承接全球半导体产能的第三次转移在集成电路封测业，我国已经形成长江三角洲地区、环渤海地区、珠江三角洲地区、中西部地区等行业集聚区其中，长江三角洲地区集聚效应明显，是我国集成电路封测业乃至集成电路产业最发达的地区，不但拥有长电科技、通富微电、晶方科技、华天科技（昆山）等龙头企业，还吸引了日月光、矽品等企业投资建厂，汇聚了我国集成电路封测业约55%的产能珠江三角洲地区集成电路封测企业则以中小规模企业为主，拥有华润赛美科、佰维存储、赛意法等企业，约占我国集成电路封测业产能的14%。

中西部地区近年来凭借生产成本优势、制造业和上游配套产业发展拉动，成为我国集成电路封测业的新增长极，拥有我国集成电路封测业约14%的产能环渤海地区占有全国约13%的产能，拥有威讯联合、瑞萨封测厂、英特尔大连工厂等相关企业由于2011年以来我国集成电路设计业与制造业的快速发展，我国集成电路设计业与制造业销售额在集成电路产业总销售额的占比逐年上升，而我国集成电路封测业销售额在集成电路产业总销售额的占比逐年下降，且该占比以每年约2%的速度降低2020年，我国集成电路封测业销售额在集成电路产业总销售额的占比约为28．36%三、 中国集成电路封测行业竞争现状集成电路芯片对使用环境具有较高的要求，不能长时间裸露在外部环境中空气中的杂质、腐蚀性气体甚至水蒸气都会腐蚀集成电路芯片上的精密蚀刻电路，导致性能下降或者失效为了防止外部环境对芯片的损害，就必须用特定工艺将集成电路芯片包裹起来集成电路封装，就是用特定材料、工艺技术对芯片进行安放、固定、密封，保护芯片性能，并将芯片上的接点连接到封装外壳上，实现芯片内部功能的外部延伸集成电路芯片封装完成后，需要进行性能测试，以确保封装的芯片符合性能要求通常认为，集成电路封装主要有电气特性的保持、芯片保护、应力缓和及尺寸调整配合四大功能。

2021年度，我国集成电路产业销售额10，458．3亿元，同比增长18．2%，其中封装测试业销售额2，763亿元，同比增长10．1%；中国进口集成电路6，354．8亿块，同比增长16．9%，进口金额4，325．5亿美元，同比增长23．6%集成电路产业市场需求的大幅增加、进程的加速均在客观上拉动国内集成电路封测产品市场的扩张集成电路封装和测试行业属于资本和技术密集型行业，资金门槛和技术门槛较高，目前国内封测行业龙头上市公司主要为：长电科技、华天科技和通富微电、甬矽电子等我国集成电路封测行业已在国际市场具备了较强的竞争力2020年全球前10名封测龙头企业中，中国大陆地区已有3家企业上榜，并能够和日月光、安靠科技等国际封测企业同台竞争随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大随着晶圆制程开发难度的加大，以及高端制程制造成本的陡然提升，集成电路制造行业步入后摩尔时代在后摩尔时代，同单芯片系统（SoC）相比，系统级封装（SiP）开发成本较低、开发周期较短、集成方式灵活多变，具有更大的设计自由度针对有更多功能、更高频率、更低功耗需求的应用市场，包括5G通信用的射频前端、物联网用的传感器芯片、智能汽车用的功率芯片等，系统级封装（SiP）具有较为显著的优势，下游应用领域对先进封装的依赖程度增加，先进封装企业迎来更好的发展机遇。

四、 Chiplet市场前景广阔Chiplet方案在架构设计上弹性高，有望成为HPC和IoT领域的优先解决方案1）大数据、人工智能和物联网加持下，高性能计算、机器学习、自动驾驶等新兴应用加速高算力异构集成芯片需求增长Chiplet系统作为超级异构系统，先进的集成技术在3D空间的扩展可以极大提高芯片规模，如新世代服务器CPU采用的高内核数架构，极大提升处理器极限性能据Omdia预计，2024年计算领域将成为Chiplet的主要应用市场，收入占比达到92%2）Chiplet可提供一种IoT芯片的组装化思路，在架构设计中更合理权衡功能和工艺，定制化组合产品有望解决IoT行业终端应用场景和技术需求碎片化的痛点全球Chiplet市场增长势头强劲根据Omdia测算，全球基于Chiplet方案的半导体器件市场规模将从2018年6．45亿美元攀升至2024年58亿美元，CAGR为44．20%长期看，随着各垂直领域智能化趋势持续渗透，图形处理、安全引擎、人工智能（AI）整合、低功耗物联网控制器等各种异构应用处理器需求提升，2035年全球市场规模将进一步成长至570亿美元，2018-2035年CAGR为30．16%。

目前支持Chiplet的先进封装方案按物理结构和电气连接方式主要可分为MCM（2D）、2．5D、3D封装等类型，其中2．5D/3D是当前先进封装的布局主线MCM（MultiChipModule）是常见的2D集成应用，是将多个裸芯片高密度水平安装在同一多层基板上构成一个完整的部件3D封装则将各芯片进行堆叠，在芯片制作电晶体（CMOS）结构，直接在芯片上打孔和布线电气连接上下层芯片，封装密度可得到大幅提升，但是技术门槛较高2．5D封装则将多个芯片并列排在带有垂直互连通孔（TSV）、高密度金属布线（RDL）、微凸点（Bumps）的中介层上，实现裸片和基板之间的连接，相比2D封装基于硅中介层的封装技术提供更高的I/O密度和更低的传输延迟和功耗，同时优化3D封装芯片内TSV的高温和钻孔难度问题，具备较高性价比优势Chiplet方案对封装工艺提出更高要求，将持续推动先进封装技术整合Chiplet与SiP相似，都是进行不同元件间的整合与封装，而Chiplet的各裸芯片之间是彼此独立的，整合层次更高Chiplet方案需要减少die-to-die互连时延同时保证信号传输质量，要求实现更高的芯片布线密度，进一步催化先进封装向高集成、高I/O密度的路线发展。

目前主流集成电路封装按内部结构分为倒装封装（FlipChip）和晶圆级封装（WLCSP），实现封装互连密度提升主要有两种路径，即主流的倒装封装需要进一步优化键合与组装工艺，缩小凸点间距；或者进行多芯片系统级封装时采用晶圆级Fan-in和Fan-out结构设计，实现不同工艺的融合创新国际IDM、Fab、OSAT巨头持续加强相关研发投资力度与产能布建，推出融合多种先进封装技术的系统级方案目前全球先进封装Intel、TSMC、Samsung等国际巨头多家公司均创建起独立的Chiplet生态系统，其中Intel和台积电已突破超高布线密度的3D混合键合技术，在Chiplet先进封装市场处于领先地位1）台积电先进封装布局具有市场前瞻性，推出的3DFabric平台，搭载前端3DSiliconStacking（SoIC）和后端CoWoS系列、InFO等先进封装技术，目前已形成相对成熟的各层级2．5D/3D封装解决方案，以满足高性能计算、移动运算、汽车电子、消费电子等多样化市场需求2）Intel于2019年推出的Co-EMIB方案，融合2DEMIB封装和Foveros3D封装技术，利用高密度的互连技术，让芯片在水平和垂直方向上同时获得延展，实现高带宽、低功耗和相当有竞争力的I/O密度。

Intel凭借混合键合技术（HybridBonding），芯片接口凸点密度未来有望缩减到10µm，凸点数量达到每平方毫米10000个目前国内在先进制程技术上与国际厂商仍存在明显差距，Chiplet方案为国内芯片制造业提供弯道超车机会国内芯片厂商可以通过采用Chiplet方案来弥补国内先进制程产业链落后的劣势，一定程度上通过先进封装来提升芯片性能国内领先封测企业顺应趋势，在支持Chiplet方案的先进封装布局已初显成果长电科技2023年1月宣布，公司XDFOIChiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，基于利用有机重布线堆叠中介层涵盖2D、2．5D、3DChiplet集成，同步实现国际客户4nm节点多芯片系统集成封装产品出货通富微电与AMD密切合作，是AMD的重要封测代工厂，在Chiplet、WLP、SiP、Fanout、2．5D、3D堆叠等方面均有布局和储备，现已具备7nmChiplet先进封装技术大规模生产能力Chiplet方案的广泛应用将推动对芯片测试需求增长相比SoC封装，Chiplet架构芯片的制作需要多个裸芯片，单个裸芯片的失效则会导致整个芯片的失效，这要求封测公司进行更多数量的测试以减少失效芯片带来的损失，芯片测试业务有望受益。

五、 Chiplet方兴未艾，先进封测持续创新Chiplet是依托高级封装技术实现芯片性能提升、成本可控的高效架构设计模式目前主流系统级SoC方案是在单芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在设计上延续SoC的异构集成概念，融合空间维度以合适的工艺节点将IP核切分为可模块化组装的小裸片（die），并通过先进封装技术（比如3D堆叠、扇形封装、微间距焊线技术等）实现系统级封装Chiplet方案可以自由选择不同分区的工艺节点主流SoC单晶片系统中，不同功能和类型的电路单元只能采用同一种工艺节点，然而不同芯片的工艺需求不同，如逻辑芯片、模拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，模拟芯片如果采用高级制程可能会导致漏电、噪声等问题Chiplet模式下不同功能裸片，可自由选择性价比更高的制程方案，并通过先进封装来进行组装，相比传统SoC方案更具灵活性Chiplet设计有利于提高良品率，解决晶体管微缩工艺接近极限和制造费用高企的问题由于光掩模尺寸限制，传统复杂SoC已接近硅单芯片的物理极限，同时先进制程由缺陷密度带来的良率损失会增加，从而导致SoC芯片流片费用居高不下。

根据WikiChip测算，缺陷密度一定时，小面积裸片良品率相对提升明显，证明Chiplet方案将大裸片切成小裸片是提升单个晶圆良率的有效途径AMD于ISSCC2020重点展示的Gen2EPYC处理器采用Chiplet方案，使用14nm成熟制程的I/O模块节省固定成本，且相比SoC单芯片方案，内核数越大，芯片复杂程度越高，Chiplet方案成本优势越明显相比传统SoC芯片，Chiplet方案进一步化繁就简，强化IP可复用性，有助于降低设计成本和产品开发周期本质来说，Chiplet是一种硅片级别的IP复用，IP核小芯片化后等同于经过设计和制程优化后生产出的硬件化产品，避免SoC方案形成系统级芯片后的软硬件协同验证、后端设计、流片制造、封装测试等必要流程，有效减少设计、验证和生产环节的开发风险和成本同时Chiplet模式下可对芯片的不同单元进行选择性迭代，迭代部分裸芯片后便可制作出下一代产品，大幅缩短产品上市周期Chiplet方案在架构设计和封装技术环节上均已具备成熟的技术支撑，是在摩尔定律趋缓背景下的半导体工艺发展方向之一1）AMD、Intel相继推出基于Chiplet方案的第四代高性能服务器CPU，代表主流厂商在大型系统级芯片的多层布局布线、裸片互联结构等复杂设计问题上实现突破。

2）多芯片封装解决方案发展始于1980s，近年SIP、EMIB、3D-IC、异质集成等多芯片封装技术的相继突破，为Chiplet方案从技术构想走入现实奠定。