数字电子技术 教学课件 ppt 作者 唐颖 程菊花 阮越 第5章

2019/5/20,1,第5章 触发器,5.2 基本RS触发器,5.1 触发器概述,5.3 同步触发器,5.4 JK触发器,5.5维持-阻塞D触发器,2019/5/20,2,第5章 触发器,触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能，能存储一位二进制数码。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分别进行介绍。,2019/5/20,3,5.2 基本RS触发器,图5-1 与非门组成的基本RS触发器 （a） 逻辑电路 （b）逻辑符号,1状态：Q1、 Q 0 0状态：Q0、 Q 1,Reset为置0端（或复位端） Set为置1端（或置位端） 非号“”：表示低电平有效,表示低电平有效,返回,1. 电路组成及逻辑符号,5.2.1 与非门实现的基本RS触发器,2. 工作原理,表 5-1 与非门组成的基本RS触发器的功能表,3. 功能表,2019/5/20,5,4状态转换表（特性表） 现态：指触发器输入信号变化前的状态，用Qn表示； 次态：指触发器输入信号变化后的状态，用Qn+1表示。 特性表：次态Qn+1与输入信号和现态Qn之间关系的真值表。,与非门组成的基本RS触发器的状态转换表,2019/5/20,6,5. 特征方程式 据表5-1画出卡诺图如图5.2所示， 化简得：,R+S=1 (约束条件),图5.2 卡诺图,2019/5/20,7,6. 状态转换图（简称状态图） 如图5.3所示。图中, 圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注的触发信号取值表示状态转换的条件。 ,图5.3 状态图,2019/5/20,8,通常用虚线或阴影表示触发器处于不定状态。,置1,置0,不允许,不定,置1,7. 基本RS触发器的时序图(设初态为0）,2019/5/20,9,触发器的不定状态有两种含义： 一、Q= Q =1时， 触发器既不是0状态，也不是1状态；,二、R、S 同时从0回到1时， 触发器的新状态不能预先确定。,返回,2019/5/20,10,5.2.2 应用举例,利用基本RS触发器的记忆功能 消除机械开关振动引起的干扰脉冲。,图5-4 机械开关 （a）电路 (b) 输出电压波形,干扰 脉冲,返回,2019/5/20,11,A有0就置1,B有0就置0,图5-5 利用基本RS触发器消除机械开关振动的影响 （a）电路 （b）电压波形,2019/5/20,12,5.3 同步触发器,基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更新。措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。,2019/5/20,13,1.电路组成及逻辑符号,图5-6 同步RS触发器 （a） 逻辑电路 （b）逻辑符号,返回,在CP=0期间，G3、G4被封锁，触发器状态不变。 在CP=1期间，由R和S端信号决定触发器的输出状态。 结论：触发器的动作时间是由时钟脉冲CP控制的。,触发方式：电平触发方式 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。,2019/5/20,14,2.特征方程 Qn+1=S+ Qn R·S=0 (约束条件),3. 功能表（在CP=1期间有效）,现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。,表5-2 同步RS触发器功能表,R为高电平有效触发,S为高电平有效触发,R、S不允许同时有效,2019/5/20,15,4. 工作波形（又称为时序图，设初态为0 ）,图5-7 同步RS触发器的时序图,置1,保持,置0,置1,2019/5/20,16,5.同步触发器的空翻,同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。,图5-8 同步RS触发器的空翻现象,1,2,3,下面介绍几种能克服空翻的触发器。,2019/5/20,17,1.电路组成及逻辑符号,图5-9 主从JK触发器 （a） 逻辑电路 （b）逻辑符号,返回,从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定,主触发器：同步RS触发器（FF2），其状态由输入信号决定,表示主从触发方式,表示触发器靠CP下降沿触发,5.4 JK触发器,2019/5/20,18,2. 工作原理(仿真运行图49),（1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。 （2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。,可知，主从触发器分两步工作： 第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。 第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。 在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。,触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。,优点：克服了空翻，提高了工作的可靠性。,2019/5/20,19,3. 功能表（只在CP从1变为0时有效）,表5-3 主从JK触发器功能表,4. 状态转换表,表5-4 JK触发器状态转换表,2019/5/20,20,5. 特性方程,6. 状态转换图,图5-9 JK触发器的状态转换图,2019/5/20,21,7.时序图（以CP下降沿触发的JK触发器为例）,图5-10 JK触发器的时序图,在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。,2019/5/20,22,边沿触发器：靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 触发方式：边沿触发方式。 可提高触发器工作的可靠性，增强抗干扰能力。,图5-11 维持-阻塞D触发器 （a） 逻辑电路 （b）逻辑符号,返回,表示触发器靠CP上升沿触发,表示CP为边沿触发方式,1.维持-阻塞D触发器电路组成及逻辑符号,5.5 维持-阻塞D触发器,2019/5/20,23,2. 工作原理,（1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。 （2）当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。 （3）当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线的维持阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持阻塞触发器。,可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。,由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。,2019/5/20,24,3、状态转换表,表5-5 D触发器的状态转换表,4.特性方程,Qn+1=D,5. 状态转换图,图5-12 D触发器的状态转换图,2019/5/20,25,6. 时序图,图5-13 维持阻塞边沿D触发器时序图,当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。,2019/5/20,26,表5-9 T触发器的功能表,返回,1.功能表,2. 状态转换表,表5-10 T触发器的状态转换表,5.5.1 T触发器 （具有保持和翻转功能）。,5.6 T和T触发器,2019/5/20,27,3. 特性方程,4. 状态转换图,图5-21 T触发器的状态转换图,令JK触发器的JKT，就可实现T触发器。,图5-22 JK触发器接成T触发器,2019/5/20,28,（1）T触发器的功能 把T=1时的T触发器称为计数型触发器，又叫做T触发器。 每来一个CP脉冲，T触发器就翻转一次，显然能实现计数功能。,表4-11 T触发器的状态转换表,特性方程为,5.5.2 T触发器,2019/5/20,29,（2）JK触发器的计数形式,令JK触发器的J= K =1，就可以构成T触发器。,图5-23 JK触发器的计数形式 （a）电路 （b）工作波形,2019/5/20,30,（3）D触发器的计数形式,令D=Qn，D触发器就可以构成T触发器。,图5-24 接成计数形式的D触发器 （a）电路 （b）工作波形,2019/5/20,31,1.触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。 2.按照逻辑电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从触发器和边沿触发器。 按照触发方式不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。 按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、D触发器、T触发器和T触发器。,本章小结,返回,2019/5/20,32,3. RS触发器具有约束条件。 T 触发器和D触发器比较简单。 T触发器是一种计数型触发器。 JK触发器是多功能触发器，它可以方便地构成D触发器、T触发器和T触发器。 4. 描述触发器逻辑功能的方法有功能表、状态转换表、特性方程、状态转换图和时序图。 5. 集成触发器产品通常为D触发器和JK触发器。在选用集成触发器时，不仅要知道它的逻辑功能，还必须知道它的触发方式，只有这样，才能正确的使用好触发器。,2019/5/20,33, 逻辑符号 “”表示边沿触发方式, “”表示主从触发方式, 非号“”：表示低电平有效, 加小圆圈“”：表示低电平有效触发或下降沿有效触发, 不加小圆圈“”：表示高电平有效触发或上升沿有效触发 。,总结：触发器的两要素,返回,1逻辑功能 描述方法：逻辑符号、特性表、驱动表、特性方程,2019/5/20,34, 特性表,2019/5/20,35, 驱动表, 特性方程,2019/5/20,36,(1) 基本RS触发器 直接电平触发（低电平有效/高电平有效），无CP,返回,2. 触发方式,(2) 同步触发 CP的（高/低）电平期间触发， 在整个电平期间接收信号RS/JK/D/T， 在整个电平期间状态相应更新，所以存在空翻。,(3) 边沿触发 只在CP的或边沿触发， 只在CP的或边沿接收信号RS/JK/D/T， 只在CP的或边沿状态更新，克服了空翻。,2019/5/20,37,(4) 主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁， 只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T， 只在CP的或边沿总的输出状态更新。,集成触发器中常见的直接置0和置1端 RD：直接（异步）置0端 SD：直接（异步）置1端， 非号：低电平有效， 直接（异步）：不受CP的影响。,2019/5/20,38,作业题,返回,P107 1、5.1 2、5.4 3、5.5 4、5.6 5、5.7,