超大规模集成电路与设计

超大规模集成电路分析与设计 VLSI Analysis and Design,主讲： 张冉 Email：zhangran2012gmail.com,教材（I）,书名： 超大规模集成电路设计导论 出版社： 清华大学出版社 作者： 蔡懿慈，周强 编著,参考教材（II）,CMOS超大规模集成电路设计（第3版） 出版社：中国电力出版社 作 者： 维斯特（美），哈里斯（美） 超大规模集成电路与系统导论 出版社：电子工业出版社 作 者： John P. Uyemura Verilog HDL入门（第3版） 出版社：北京航空航天大学出版社 作 者：巴斯克（美） Modern VLSI Design: Systems on Chip（3rd Ed） 出版社： 辞学出版社 作 者： Wayne Wolf ISBN: 0-13-011076-0,教学与考试安排,课程要求 （1）掌握微结构、电路单元、模型、参数、CAD过程 （2）实际分析典型电路，加深设计“概念”的理解 教学时间安排 第4-15周，每周2下午7-8节、周4上午3-4节 成绩考核 考试（70%）+课外作业（30%）,课程介绍（I）,VLSI system 特点 规模大（时序、控制复杂）、实体小（线条单元小）、速度快（频率）、功耗小 技术范围：集成电路、热学、静电学、拓扑学、系统控制、非线性电路等 主要相关技术：微电子半导体、电路与系统、计算机CAD MOS结构为主体 VLSI分析和设计与其他课程的区别 VLSI课程是硅片上基于千万个微细晶体管结构组合的电路技术课程 电子技术课 PCB上的电路课程 总之，是解决模型、调试、仿真、综合的技术问题,专业英语,Very-large-scale-integration (VLSI) is defined as a technology that allows the construction and interconnection of large numbers (millions) of transistors on a single integrated circuit. Integrated Circuit is a collection of one or more gates fabricated on a single silicon chip. Wafer is a thin slice of semiconductor material on which semiconductor devices are made. Also called a slice or substrate. Chip is a small piece of semiconductor material upon which miniaturized electronic circuits can be built. Die is an individual circuit or subsystem that is one of several identical chips that are produced after dicing up a wafer.,1.1 集成电路的发展(1),Moores Law （摩尔定律） “The number of transistors per chip would grow exponentially (double every 18 months)”. （ by Gordon Moore, Intel 1965 ）,1.1 集成电路的发展(2),集成度是集成电路发展水平的一个重要标志,1.1 集成电路的发展(3),特征尺寸(Feature size)：通常是指集成电路中半导体器件的最小尺度，如MOS晶体管的栅极长度。通常用特征尺寸来衡量集成电路的制造工艺水平。特征尺寸越小，芯片的集成度越高、速度越快、性能越好。微米、亚微米、深亚微米、超深亚微米。,1.1 集成电路的发展(4),The advances in the integration techniques can be attributed directly to : (1) Advances in photolithography techniques (光刻技术) New designs of semiconductor devices Newer methods of metallization （Cu） Newer materials (低K介电材料，SOI),1.1 集成电路的发展(5),System On a Chip (SOC) 片上系统,发展方向 在发展微细加工技术的基础上，开发超高速、超高集成度的电路； 利用已达到的或成熟的工艺技术、设计技术、封装技术和测试技术等开发各种专用集成电路,1.2集成电路设计的发展（1）,初级集成电路硬件设计时期（60-70s） 组成元件：各种逻辑门、触发器、计数器、寄存器和编码器等 集成度：SSI/MSI 集成电路的软件编程设计时期（70-80s） 组成元件：Processor、RAM、ROM、I/O 集成度： LSI ASIC和系统集成设计时期（80-90s） 集成度： LSI,1.2集成电路设计的发展（2）,EDA技术的发展经历 第一代IC CAD系统 软件：SPICE； 设计技术特点：电路模拟和版图的设计验证 第二代IC CAD系统 技术特点： （1）以原理图为基础的EDA系统，以仿真和自动布局布线为核心 （2）自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设计结果。 第三代IC CAD系统 技术特点： （1）在用户与设计者之间开发了一种虚拟环境。 （2）各种硬件描述语言的出现（VHDL、Verilog HDL等） （3）高级抽象的设计构思手段（框图、状态图和流程图）,1.2集成电路设计的发展（3）,EDA技术的发展方向 更广（产品种类越来越多） 更快（设计周期越来越快） 更精（设计尺寸越来越精细） 更准（一次成功率越来越高） 更强（工艺适用性和设计自动化程度越来越高） EDA技术面临的挑战 缩小尺寸、增加集成度、提高性能、和降低功耗 在深亚微米和超深亚微米工艺中， EDA技术主要面对互连线模型和分析互连线布线对延时的影响成为,1.3 VLSI设计的要求,集成电路产业路线 设计周期要求 设计成本要求 设计正确性及性能要求 设计过程集成化要求 VLSI设计可测试性要求,市场,设计,制造,应用,1.4 VLSI的设计方法（1）,集成电路的生产过程分为：设计和制造 系统规范化说明 寄存器传输级设计 逻辑设计 电路设计 物理设计 设计验证,系统描述,行为级仿真,寄存器传输级设计综合,半途设计及验证,物理设计及优化,电路设计及分析,测试生成,门级综合仿真,芯片制造,前端设计,后端设计,1.4 VLSI的设计方法（2）,层次式的设计方法,行为域：功能具体化 结构域：完成电路的具体结构 几何域：将电路转换成物理的版图,1.4 VLSI的设计方法（3）,自顶向下的设计方法 行为级设计 算法描述 寄存器传输级 门级 电路级 版图级（物理级）,2. CMOS集成电路制造技术,2.1 半导体材料-硅（Silicon） 集成电路制造中最常用的一种材料，本征状态下是一种半导体材料。 硅片的制备(西门子工艺：冶金级 SGS ) 1. SiC（s）+ SiO2(s) Si(l) + SiO(g) + CO(g) 2. Si(s) + 3HCl(g) SiHCl3(g) + H2(g) + 加热 3. 2SiHCl3(g) + 2H2(g) 2Si(s) + 6HCl(g) SGS：Semiconductor-grade Silicon 半导体级硅,2.2 硅片的制备 （1）,Czochralski（CZ）法制备单晶硅,2.2 硅片的制备 （2）,掺杂(Acceptor and Donor),Equilibrium segregation coefficient K0= Cs/Cl,2.2 硅片的制备 （3）,Float zone silicon (FZ) 区熔法 特点：Si纯度高且含氧量低,2.2 硅片的制备 （4）,硅片制备的基本工艺步骤,晶体生长,包装,抛光,切片,整形,刻蚀,检查,清洗,磨片倒角,2.2 硅片的制备 （5）,整形处理,对于200mm及以上的硅片目前采用定位槽代替定位边,2.2 硅片的制备 （6）,硅片质量检测 物理尺寸 平整度 微粗糙度 晶体缺陷 颗粒 体电阻,2.2 硅片的制备 （7）,超净间（Cleanroom） 一个净化过的空间，它以超净空气把芯片制造与外界的沾污隔离开来。,2.2 硅片的制备 （8）,沾污：半导体制造过程中引入半导体硅片的任何危害芯片成品率及电化学性能的的不希望有的物质。 污染：颗粒、金属杂质、有机物沾污、自然氧化层、静电释放（ESD）,2.3 集成电路工艺概况（1）,VLSI制造工艺分类： 薄膜制作（Layer） 刻印（Pattern） 刻蚀（Etching） 掺杂（Doping）,制造厂中分类： 扩散（氧化、膜沉积和掺杂）、光刻、刻蚀、薄膜、离子注入和抛光,2.3 集成电路工艺概况（2）,扩散区：进行高温工艺及薄膜沉积的区域。主要设备包括高温扩散炉和湿法清洗设备。完成包括氧化、扩散、沉积、退火等工艺。,2.3 集成电路工艺概况（3）,光刻（Photolithography） 将电路图形转移到覆盖于硅片表面的光刻胶上。 光刻胶（Photoresist） 一种光敏的化学物质，它通过深紫外线曝光来印制掩膜版的图像。光刻胶只对特定波长的光线敏感。,2.3 集成电路工艺概况（4）,刻蚀（Etching） 在硅片上没有mask保护的地方留下永久的图形。刻蚀工具分为等离子体刻蚀机、等离子体去胶机和湿法清洗设备。 等离子体刻蚀机 采用射频（RF）能量在真空腔中离化气体分子的一种工具。,2.3 集成电路工艺概况（5）,离子注入 将带有要掺杂的杂质气体（如As，P，B）在注入机中离化，采用高电压和磁场来控制并加速离子。,2.3 集成电路工艺概况（6）,薄膜生长 （Thin film deposition） 薄膜区主要负责生产各个步骤当中的介质层和金属层的沉积。薄膜生长中所需温度低于扩散区中的设备的工作温度 设备 CVD,PVD,SOG,RTP和湿法清洗设备,2.4 氧化（1）,氧化物掩膜技术是一种在热生长的氧化层上通过刻印图形和刻蚀达到对硅衬底进行掺杂的工艺技术。 硅片上的氧化物可以通过热生长或沉积的方法产生。 热生长氧化硅（Thermal oxide）的产生于750-1100. 氧化膜的用途 保护器件免划伤和隔离沾污 限制带电载流子场区隔离（表面钝化） 栅氧或储存器单元结构中的介质材料 掺杂中的注入掩蔽 金属导电层间的介质层,2.4 氧化（2）,干氧生长法 Si(s) + O2(g) SiO2(s),2.4 氧化（3）,湿氧氧化 Si(s) + 2H2O(水汽) SiO2(s) + 2H2(g),反应速率快 氧化层密度小,2.4 氧化（4）,氧化生长模式 干氧或湿氧工艺都要消耗硅，硅消耗占氧化物总厚度的0.46. 在Si-SiO2的界面处，通过氧化物的氧化运动控制并限制氧化层的生长。氧化物生长发生在氧分子通过已生成的SiO2层运动进入硅片的过程，这种运动称为扩散。 。,2.4 氧化（5）,氧化物生长速率 影响参数：温度、压力、氧化方式、掺杂水平和硅的晶向 生长速率越快，热预算越少,2.4 氧化（6）,氧化物生长模型（Deal，Grove） 氧化物有2个生成阶段： 线性阶段: 反应速率控制 （0-150Å） 抛物线阶段: 氧扩散速率控制,初级线性阶段 X=(B