电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本
换一换
首页 金锄头文库 > 资源分类 > DOC文档下载
分享到微信 分享到微博 分享到QQ空间

基于.FPGA的数字信号发生器设计说明书

  • 资源ID:483327261       资源大小:93.50KB        全文页数:17页
  • 资源格式: DOC        下载积分:15金贝
快捷下载 游客一键下载
账号登录下载
微信登录下载
三方登录下载: 微信开放平台登录   支付宝登录   QQ登录  
二维码
微信扫一扫登录
下载资源需要15金贝
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
如填写123,账号就是123,密码也是123。
支付方式: 支付宝    微信支付   
验证码:   换一换

 
账号:
密码:
验证码:   换一换
  忘记密码?
    
1、金锄头文库是“C2C”交易模式,即卖家上传的文档直接由买家下载,本站只是中间服务平台,本站所有文档下载所得的收益全部归上传人(卖家)所有,作为网络服务商,若您的权利被侵害请及时联系右侧客服;
2、如你看到网页展示的文档有jinchutou.com水印,是因预览和防盗链等技术需要对部份页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有jinchutou.com水印标识,下载后原文更清晰;
3、所有的PPT和DOC文档都被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;下载前须认真查看,确认无误后再购买;
4、文档大部份都是可以预览的,金锄头文库作为内容存储提供商,无法对各卖家所售文档的真实性、完整性、准确性以及专业性等问题提供审核和保证,请慎重购买;
5、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据;
6、如果您还有什么不清楚的或需要我们协助,可以点击右侧栏的客服。
下载须知 | 常见问题汇总

基于.FPGA的数字信号发生器设计说明书

基于FPGA的数字信号发生器设计作者:杨家兴XX理工学院物电学院电子通信1104班.XXXX 723000指导教师:薛转花摘要数字信号发生器是数字信号处理中不可缺少的调试设备.在生产生活中的应用非常广泛。本文所设计的内容就是基于Altera公司的现场可编程门阵列FPGA实现数字信号发生器的设计,本设计中应用VHDL硬件描述语言进行描述.使该数字信号发生器可以产生正弦波、方波、三角波、锯齿波四个独立的波形。关键词:数字波形发生器;FPGA;VHDLDesign OfFPGA-based Digital Signal GeneratorAuthor:Yang Jiaxing<Garde11 class4Major Communication engineering, School of Physics and Telecommunication Engineering,Shaanxi University of Telechnology ,shaanxi hanzhong 723000>Tutor: Xue Zhuanhua AbstractDigital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on field programmable gate array <FPGA> design of digital signal generator, the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of four independent.Key words:Digital Waveform Generator; FPGA;VHDL目 录第一章绪论31.1 背景与意义31.2 国内外发展现状3第二章相关资料42.1 FPGA简介42.3 VHDL简介52.4 Quartus简介6第三章系统软件设计73.1软件系统流程图73.2 数字信号发生器的软件设计83.2.1 主控制模块83.2.2 波形数据产生模块9结束语12致谢12参考文献12附录13 / 1.绪论1.1 背景与意义在电子技术领域.常常需要波形、频率、幅度都可调的电信号.用于产生这种电信号的电子仪器称作信号发生器。信号发生器是一种常用的信号源.广泛运用于科学研究、生产实践和教学试验等领域。特别是在通信系统的科研实验中.常常需要用到不同频率和幅度的信号.如正弦波、三角波、方波和锯齿波等。作为一种为电子测量和计量提供电信号的设备.它和万用表、示波器、频率计等仪器一样.是最普通、最基本.也是运用最广泛的电子仪器之一.几乎所有电参量的测量都需要用到信号发生器。传统的波形发生器多采用模拟分立元件实现.产生的波形种类要受到电路硬件的限制.体积大、灵活性和稳定性也相对较差。近年来.以数字技术为基础的数字信号发生器得到了飞速的发展.性能指标都达到了一个新的水平。现场可编程门阵列器件具有容量大、运算速度快、现场可编程等优点.使得许多复杂的电路有了新的实现途径.越来越被广泛地应用到实际系统中。而且随着当今电子系统的越来越复杂.毫无疑问.数字信号发生器正在成为模拟复杂信号的事实标准。凡是能产生测试信号的仪器.统称为信号源.也称为信号发生器.它用于产生被测电路所需特定参数的电测试信号。信号源是根据用户对其波形的命令来产生信号的电子仪器。信号源主要给被测电路提供所需要的已知信号各种波形.然后用其它仪表进行测量的参数。信号源有很多种分类方法.其中一种方法可分为混和信号源和逻辑信号源两种。其中混和信号源主要输出模拟波形;逻辑信号源输出数字码形。混和信号源又可分为函数信号发生器和任意波形/函数发生器.其中函数信号发生器输出标准波形.如正弦波、方波等.任意波/函数发生器输出用户自定义的任意波形;逻辑信号发生器又可分为脉冲信号发生器和码型发生器.其中脉冲信号发生器驱动较小个数的的方波或脉冲波输出.码型发生器生成许多通道的数字码型。1.2 国内外发展现状采用可变时钟和计数器寻址波形存储器的任意波形发生器4在一段时期内曾得到广泛的应用.其取样时钟频率较高且可调节.然而这种波形发生器对硬件要求比较高.需要高性能的锁相环和截止频率可调的低通滤波器.且频率分辨率低.频率切换速度较慢.已经逐步退出市场。目前市场上的数字信号发生器主要采用直接数字合成Direct Digital Synthesuzer.DDS技术.这种波形发生器不仅可以产生可变频的载频信号、各种调制信号.同时还能和计算机配合产生用户自定义的有限带宽的任意信号.可以为多领域的测试提供宽带宽、高分辨率的测试信号。从目前发展状况来看.国外数字信号发生器的研制和生产技术已经较为成熟。以安捷伦Agilent和泰克Tektronix为代表的国际电子测量仪器公司在此领域进行了卓有成效的研究和开发.其产品无论在技术上还是市场占有率方面在国际上都享有盛誉.但其价格也相当昂贵.高端型号每台价格都在几万美金左右.低端的也要几万人民币。Tektronix公司的独立结构任意波形发生器AFG3000系列功能完善.人机界面友好.操作方便.可以以多种方式连接到PC机上.其最高采样率能达到2GS/s.输出正弦信号最高频率为240MHz.任意波频率最高能达到50MHz.并配备的强大的波形编辑软件ArbExpress.用户可以方便地创建和编辑自己的波形。Agilent公司的PXI模块任意波形发生器采样率已经能达到1.25GS/s.最高输出频率500MHz。我国研制任意波形发生器是从上世纪90年代开始的.近年来有一批本土厂商奋起直追.取得了可喜的成果。例如XX盛普科技电子有限公司的SPF120型信号发生器的主波输出频率达到了120MHz.任意波最高频率为100KHz;北京普源精电科技有限公司RIGOL生产的DG1000/2000/3000系列任意波形发生器.在性能上已经大略相当于国外中低端产品。本课题的主要研究内容是参考直接数字频率合成原理DDS技术6.利用Quartus II 9.0软件作为平台.VHDL语言作为开发语言.基于FPGA配合相应外围电路实现一个数字信号发生器.其电路结构简单.容易扩展.具有极大的灵活性和方便性.实现了产生频率、幅度可调的正弦波、三角波、方波、锯齿波信号的信号发生器。2.相关资料2.1 FPGA简介数字集成电路从产生到现在.经过了早期的电子管、晶体管、小中规模集成电路.到大规模、超大规模集成电路VLSIC以及许多既有特定功能的专用集成电路的发展过程。但是.随着为电子技术的发展.设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路Application Special Integrated Circuit, ASIC芯片.而且希望ASIC的设计周期尽可能短.最好是在 实验室里就能设计出合适的ASIC芯片.并且立即投入实际应用之中.因而出现了现场可编程逻辑器件Field Programmable Logic Device, FPLD,其中应用最广泛的当属CPLD和FPGA1。CPLD是复杂可编程逻辑器件Complex Programmable Logic Device的简称.FPGA是现场可编程门阵列Field Programmable Gate Array的简称。两者的功能基本相同.只是实现原理略有不同.但有时可以忽略这两者的区别。不同厂家对可编程逻辑器件的叫法也不尽相同。Altera公司把自己的可编程逻辑器件产品中的MAX系列乘积项技术.EEPROM技术、FLEX系列查找表技术.SRAM工艺都叫做CPLD;而把也是SRAM工艺、基于查找表技术、要外挂配置用的FLEX系列的EPROM叫做FPGA。早期的可编程逻辑器件都属于低密度PLDProgrammable Logic Device.结构简单.设计灵活.但规模小.难以实现复杂的逻辑功能。1985年Xilinx公司首先推出了现场可编程门阵列FPGA.这是一种新型的高密度PLD.采用CMOS-SRAM工艺制作.其结构和阵列型PLD不同.内部由许多独立的可编程模块组成.逻辑模块之间可以灵活地相互连接.具有密度高、编程速度快.设计灵活和可再配置设计能力等许多优点。FPGA一般由6部分组成.分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下:1可编程输入/输出单元I/O单元。目前大多数FPGA的I/O单元被设计为可编程模式.即通过软件的灵活配置.可适应不同的电气标准与I/O物理特性;可以调整匹配阻抗特性.上下拉电阻;可以调整输出驱动电流的大小等;2基本可编程逻辑单元。FPGA的基本可编程逻辑单元是由查找表LUT和寄存器Register组成的.查找表完成纯组合逻辑功能。FPGA内部寄存器可配置为带 同步/异步复位和置位、时钟使能的触发器.也可以配置成为锁存器。FPGA一般依赖寄存器完成同步时序逻辑设计。一般来说.比较经典的基本可编程单元的配置是一个寄存器加一个查找表.但不同厂商的寄存器和查找表的内部结构有一定的差异.而且寄存器和查找表的组合模式也不同。3嵌入式块RAM。目前大多数FPGA都有内嵌的块RAM。嵌入式块RAM可以配置为单端口RAM、双端口RAM、伪双端口RAM、CAM、FIFO等存储结构。4丰富的布线资源。布线资源连通FPGA内部所有单元.连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。布线资源的划分:A全局性的专用布线资源:以完成器件内部的全局时钟和全局复位/置位的布线;B长线资源:用以完成器件Bank间的一些高速信号和一些第二全局时钟信号的布线;C短线资源:用来完成基本逻辑单元间的逻辑互连与布线;D其他:在逻辑单元内部还有着各种布线资源和专用时钟、复位等控制信号线。5底层嵌入功能单元。由厂商及芯片型号决定。6内嵌专用硬核。与"底层嵌入单元"有区别.这里指的硬核主要是那些通用性相对较弱的芯片.不是所有FPGA芯片都包含硬核。2.3 VHDL简介VHDL 的全称是Very-High-Speed Integrated CircuitHardware Description Language.诞生于1982 年。1987年底.VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。VHDL主要用于描述数字系统的结构.行为.功能和接口。除了含有许多具有硬件特征的语句外.VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计.或称设计实体可以是一个元件.一个电路模块或一个系统分成外部或称可是部分,及端口>和内部或称不可视部分.既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后.一旦其内部开发完成后.其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 VHDL 语言能够成为标准化的硬件描述语言并获得广

注意事项

本文(基于.FPGA的数字信号发生器设计说明书)为本站会员(M****1)主动上传,金锄头文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即阅读金锄头文库的“版权提示”【网址:https://www.jinchutou.com/h-59.html】,按提示上传提交保证函及证明材料,经审查核实后我们立即给予删除!

温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.