通信的 SPI 概念

二、通信的SPI概念21、SPI：高速同步串行口SPI :高速同步串行口。是一种标准的四线同步双向串行总线。SPI，是英语Serial Peripheral in terface 的缩写，顾名思义就是串 行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。 SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信 号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通 信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为 PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越 来越多的芯片集成了这种通信协议，比如 AT91RM9200.SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备 以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的 多种标准外围器件直接接口，该接口一般使用 4条线：串行时钟线（SCK）、 主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平 有效的从机选择线SS（有的SPI接口芯片带有中断信号线INT、有的SPI接 口芯片没有主机输出/从机输入数据线MOSI）。SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设 备和一个或多个从设备，需要至少 4根线，事实上3根也可以（用于单向 传输时，也就是半双工方式）。也是所有基于 SPI的设备共有的，它们是 SDI （数据输入），SDO （数据输出），SCK （时钟），CS （片选）。（1）SDO -主设备数据输出，从设备数据输入（2）SDI -主设备数据输入，从设备数据输出（3）SCLK -时钟信号，由主设备产生（4）CS -从设备使能信号，由主设备控制其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定 的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在 同一总线上连接多个SPI设备成为可能。接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先 要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是 SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完 成数据传输。数据输出通过 SDO线，数据在时钟上升沿或下降沿时改变， 在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样 原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以 完成8位数据的传输。要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同 样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点： 这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一 次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂 停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集 或传送数据。也就是说，主设备通过对 SCK时钟线的控制可以完成对通讯 的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立， 所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不 同定义，具体请参考相关器件的文档。在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信， 显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号， 硬件上比I2C系统要稍微复杂一些。22、接口包括以下四种信号：(1) MOSI -主器件数据输出，从器件数据输入(2) MISO -主器件数据输入，从器件数据输出(3) SCLK -时钟信号，由主器件产生(4) /SS -从器件使能信号，由主器件控制在点对点的通信中,SPI接口不需要进行寻址操作，且为全双工通信，显 得简单高效。23、接口的硬件连接示意图在多个从器件的系统中，每个从器件需要独立的使能信号，硬件上比 I2C系统要稍微复杂一些。SPI接口在内部硬件实际上是两个简单的移位寄存器，传输的数据为8 位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低 位在后。如下图所示，在SCLK的下降沿上数据改变，同时一位数据被存入移位寄存器。24、性能特点AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及 /SS，其中SPICLK是整个SPI总线的公用时钟，MOSI、MISO作为主机，从 机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO是主机的输 入，从机的输出。/SS是从机的标志管脚，在互相通信的两个 SPI总线的器 件，/SS管脚的电平低的是从机，相反/SS管脚的电平高的是主机。在一个 SPI通信系统中，必须有主机。SPI总线可以配置成单主单从，单主多从， 互为主从。SPI的片选可以扩充选择16个外设,这时PCS输出二NPCS,说NPCS03接 4-16译码器,这个译码器是需要外接4-16译码器，译码器的输入为 NPCS03，输出用于16个外设的选择。SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收 到数据。25、SPI协议举例SPI是一个环形总线结构，由ss （ cs ）、sck、sdi、sdo构成，其时序 其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、 下降沿接收、高位先发送。那么第一个上升沿来的时候数据将会是sdo=1 ；寄存器中的10101010左移一位，后面补入送来的一位未知数 x，成了 0101010X。下降沿到来的 时候，sdi上的电平将锁存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成 了一个spi时序。2.6、举例假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：假设 上升沿发送数据脉冲 主机sbuff 从机sbuff sdi sdo0 10101010 01010101 0 01 上 0101010x 1010101x 0 11 下 01010100 10101011 0 12 上 1010100x 0101011x 1 02 下 10101001 01010110 1 03 上 0101001x 1010110x 0 13 下 01010010 10101101 0 14 上 1010010x 0101101x 1 04 下 10100101 01011010 1 05 上 0100101x 1011010x 0 15 下 01001010 10110101 0 16 上 1001010x 0110101x 1 06 下 10010101 01101010 1 07 上 0010101x 1101010x 0 17 下 00101010 11010101 0 18 上 0101010x 1010101x 1 08 下 01010101 10101010 1 0这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示 下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机 可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根 据以上分析，一个完整的传送周期是 16位，即两个字节，因为，首先主机 要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信：一条时钟线SCK，一条数据输入线MOSI， 一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。 SPI主要特点有：可以同时发出和接收串行数据；可以当作主机或从机工作； 提供频率可编程时钟；发送结束 中断标志；写冲突保护；总线竞争保护等。 下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3 方式（实线表示）:SPI总线四种工作方式SPI模块为了和外设进行数据交换，根据外设 工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA） 能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果 CPHA=1， 在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设备时钟相位和极性应该一致。SPI总线包括1根串行同步时钟信号线以及2根数据线。SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同 步时钟极性和相位可以进行配置，时钟极性（CPOL ）对传输协议没有重大 的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果 CPOL=1， 串行同步时钟的空闲状态为高电平。时钟相位（CPHA ）能够配置用于选择 两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI接口时序如图3、图4所示。Mt脱SCK心切”丨r-TMOSI MSBX 6X 5X iX LS冉yMtSOU< MSB* 6X 5l-Sfl團4 CPBA=1时SPI总线数据传输时序27、性能补充上文中最后一句话：SPI主模块和与之通信的外设备时钟相位和极性应 该一致。个人理解这句话有2层意思：其一，主设备SPI时钟和极性的配 置应该由外设来决定；其二，二者的配置应该保持一致，即主设备的SDO同从设备的SDO配置一致，主设备的SDI同从设备的SDI配置一致。因为 主从设备是在SCLK的控制下，同时发送和接收数据，并通过 2个双向移位 寄存器来交换数据。工作原理演示如下图：上升沿主机SDO发送数据1,同时从设备SDO发送数据0；紧接着在SCLK 的下降沿的时候从设备的SDI接收到了主机发送过来的数据1，同时主机也 接收到了从设备发送过来的数据0.2.8、SPI协议心得SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要 求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时 钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数 据，是在时钟的下降沿还是上升沿输出数据。但要注意的是，由于主设备 的SDO连接从设备的SDI，从设备的SDO连接主设备的SDI，从设备SDI接 收的数据是主设备的SDO发送过来的，主设备SDI接收的数据是从设备SDO发送过来的，所以主设备这边SPI时钟极性的配置（即SDO的配置）跟从 设备的SDI接收数据的极性是相反的，跟从设备 SDO发送数据的极性是相 同的。下面这段话是Sychip Wlan8100 Module