数字电路讲义-第四章

,问题： A、B为输入（按键），输出为C。设计一个电路，当A、B任意一个有效输入时，C有效输出。,第四章 组合电路 第一节 组合电路的分析与设计一、组合电路特点,特点：任一时刻输出信号的稳态值，仅取决于该时刻的输入 信号，而与输入信号作用之前电路所处的状态无关。,例:分析如图电路解 ：1.求出函数表达式 2.列出真值表 3.根据真值表或逻辑函数表达式确定电路的逻辑功能,第四章 组合电路 第一节 组合电路的分析与设计二、组合电路分析 分析步骤 1.根据电路求出函数表达式 2.列出真值表 3.根据真值表或逻辑函数表达式确定电路的逻辑功能 (目的：就是求输出与输入的关系),例:分析如图电路解 ：1.求出函数表达式 2.列出真值表 3.根据真值表或逻辑函数表达式确 定电路的逻辑功能,例4-8：已知电路输出F=B（A+C），真值表如图，但经安装后，测出结果为F，试诊断其故障。,例4-8：已知电路输出F=B（A+C），真值表如图，但经安装后，测出结果为F，试诊断其故障。,试诊断其故障。,例：分析电路。,求逻辑函数真值表分析功能,全加器,A,B,CI,S,CO,第一节 组合电路的分析与设计三、组合电路设计设计步骤 1.根据题意，确定输入变量和输出函数的数目，列真值表 2.化简，求函数表达式 3.画出逻辑图,例：设计三人表决电路,三、组合电路设计例：设X、Y均为四位二进制数，他们分别是一个逻辑电路的输入与输出，当0X 4时 ，Y=X+1；当5X 9时 ，Y=X-1，且X不大于9。试设计逻辑电路,1.根据题意，确定输入变量和输出函数的数目，列真值表2.化简，求函数表达式3.画出逻辑图,三、组合电路设计例：用逻辑门设计半加器,三、组合电路设计例：用逻辑门设计全加器,思考题：计算8bit数据线为1 线的数量,第二节逻辑图形符号中的关联记号一、逻辑非和极性指示符号,逻辑非符号是个小圆圈，当它标在符号框外输入（或输出）端处时，就表示该输入（或输出）处的内部逻辑状态与外部逻辑状态相反 极性指示符号是半空心箭头，当它示在符号框外输入（或输出）端处时，就表示该输入（或输出）处的内部“1”状态与外部逻辑电平L（低电平）相对应，内部“0”状态与外部逻辑电平（高电平）相对应，同时空心箭头的指向还表示信息流方向 看：74HC688-P3,逻辑,电平,第二节逻辑图形符号中的关联记号一、逻辑非和极性指示符号,注意：在同一张逻辑图上，状态标注法和电平标注法只能选择其一，不可混用 在涉及逻辑单元框内的功能时，只有逻辑状态的概念，而且总是采用正逻辑约定。只有在讨论单元框之间的输入、输出信号线时，才会有逻辑状态和逻辑电平两种标注法，也才有采用负逻辑概念的可能性。,第二节逻辑图形符号中的关联记号二、逻辑图形符号中的关联记号,二、逻辑图形符号中的关联记号,真值表,二、逻辑图形符号中的关联记号,二、逻辑图形符号中的关联记号,二、逻辑图形符号中的关联记号,二、逻辑图形符号中的关联记号例 写出如图电路的输出逻辑函数,二、逻辑图形符号中的关联记号例 写出如图电路的输出逻辑函数,第四章 组合电路 第三节编码器与译码器一、编码器 在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。 4-2线编码器,4-2线编码器,一、编码器4-2线编码器,存在问题： 1.不编码时： 2.多输入时： 3.扩展：,有输出00输出00无法扩展, 优先编码器,Is：输入选通；I7I0：编码输入；Y2Y0：编码输出YS：输出允许；YEX：允许扩展,EN=1使标的输出有效 =1，允许18 动作, 优先编码器,Is：输入选通；I7I0：编码输入；Y2Y0：编码输出YS：输出允许；YEX：允许扩展,优先级别/Z关联，大表示优先级别高, 优先编码器,Is：输入选通；I7I0：编码输入；Y2Y0：编码输出YS：输出允许；YEX：允许扩展,2的幂指数,第三节编码器与译码器二、译码器 译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号。 二进制 2-4线译码器74LS139,输出函数,二、译码器,注意：原变量的取处,二、译码器,看：74LS139,如何扩展？,二、译码器3-8线译码器74LS138,看：74LS138,Y=？,CPU与RAM的连接,8中取1,CPU,译码器,缓存,程序,010:0 0000 0000 0000 :1 1111 1111 1111,?,8,K,74LS138 的扩展,如何扩展？,74LS138 的扩展,4-16线译码器 74154,74138 应用,例4-2 试用3-8线译码器同时实现下列逻辑函数 F1 (A,B,C)=m（1,2,4,7） F2 (A,B,C)=m（3,5,6,7） 并画出电路图,BCD码译码器,BCD码译码器,BCD码译码器,BCD码译码器,BCD码译码器,？,BCD码译码器,余3格雷码的形成：看卡诺图,？,三、其他码变换电路（X/Y）1.BCD/7SEG译码器,三、其他码变换电路（X/Y）1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,103.406,3.4,003.400,如何区分？如何控制？,1.BDC/7SEG译码器,灯测试,灯灭,1.BDC/7SEG译码器,1.BDC/7SEG译码器,B0B3: 译码地址输入ag: 字型显示译码输出 （低电平有效，适用于驱动共阳极LED管 ）BI/RBO: 消隐输入/串行消隐输出RBI：串行消隐输入LT：灯测试输入,1.BDC/7SEG译码器,B0B3: 译码地址输入ag: 字型显示译码输出BI/RBO: 消隐输入/串行消隐输出RBI：串行消隐输入LT：灯测试输入,1.正常工作：V20=0,G21=1即：LT=H， BI/RBO=H， RBI=H2. 消隐输入：BI=L，G21=0译码输出内部被置“0”，不显示字符(全灭)3.灯测试：LT=L，BI=H，V20=1，G21=1，显示“8”4.B=LLLL时,RBI=L,LT=H不显示0， G21=0,同时 RBO=L。,G21=?RBO=？,RBI=L、LT=H、CT=0,1.BDC/7SEG译码器,1.BDC/7SEG译码器,1.BDC/7SEG译码器,灯测试、显示、熄灭、整数前为0、小数后为0的显示控制,LT,BI,2. 二进码格雷码变换器,2. 二进码格雷码变换器,2. 二进码格雷码变换器,2. 二进码格雷码变换器,GB的逻辑，B=？,2. 二进码格雷码变换器,第四节 数据选择器和分配器,一、数据选择器（MUX-Multiplexer） 从多路平行输入数据中选择某一路作为输出信号的电路,函数表达式,一、 数据选择器,一、 数据选择器,一、 数据选择器,8选1 数据选择器,16选1 数据选择器,一、 数据选择器,一、 数据选择器,一、 数据选择器应用实现逻辑函数 例4-3 试用MUX实现逻辑函数 F(A,B,C)= AB+BC+ CA,例4-4 试用一片8选1 MUX实现逻辑函数 F(A,B,C,D)=m(0,4,5,6,9,10,14),方法一：代数法方法二：降维法,A作为数据位,数据选择器应用实例应用多路信号发生器,数据选择器应用实例应用序列产生器,数据选择器应用实例应用模拟波形发生器（CMOS型多路开关）,第四节 数据选择器和分配器,第四节 数据选择器和分配器,二、数据分配器（DMUX-Demultiplexer） 将单路数据分送到若干路中某一路的电路。,二、数据分配器,二、数据分配器,分配器,选择器,二、数据分配器,第五节 数码的奇偶产生/校验器,第五节 数码的奇偶产生/校验器,?,1,0,1,怎样检验奇偶？,第五节 数码的奇偶产生/校验器,?,0,1,1,第五节 数码的奇偶产生/校验器,校验位,Y=1奇；Y=0偶,数据位,奇偶控制位,I=1偶校验I=0奇校验,?,第五节 数码的奇偶产生/校验器,I=1偶校验I=0奇校验A-I偶个1, P=1A-I奇个1, /P=1,级联多，延时大,第五节 数码的奇偶产生/校验器,实际应用,I=1偶校验I=0奇校验A-I偶个1, P=1A-I奇个1, /P=1,奇,D7-D0为奇，I=1，/P=0D7-D0为偶，I=1，/P=1无论哪种，传输线上为奇,第五节 数码的奇偶产生/校验器,实际应用,I=1偶校验I=0奇校验A-I偶个1, P=1A-I奇个1, /P=1,奇,发：D7-D0为奇，I=1，,/P发=0,收：I=0，/P收=1，,D7-D0为奇,发：D7-D0为偶，I=1，,/P发=1,收：I=1，/P收=1，,D7-D0为偶,发：无论奇偶，收：/P=1,第六节 用功能器件设计组合电路,解：设输入：A、B、C、D为四位裁判的投票结果， 1为赞同，0为反对 输出：F1=成功、F2=重试、F3=失败1. 真值表,例4-11 某竞赛由四位裁判通过投票决定成功与否，若判成功至少需要三票；若是两票赞成两票反对，则竞赛必须重来；其它情况为失败。,1.根据题意，确定输入变量和输出函数的数目，列真值表2.化简，求函数表达式3.画出逻辑图,第六节 用功能器件设计组合电路,输入：1为赞同，0为反对输出：F1=成功、 F2=重试、 F3=失败1. 真值表,第六节 用功能器件设计组合电路,1.真值表2.逻辑函数3.电路图,第六节 用功能器件设计组合电路,1.真值表2.逻辑函数3.电路图,如果用数据选择器？,需要3个,第七节 组合电路中的竞争冒险,第七节 组合电路中的竞争冒险,一、竞争与冒险,第七节 组合电路中的竞争冒险,看：P114-3.13 作业题,第七节 组合电路中的竞争冒险,逻辑险象，功能险象,第七节 组合电路中的竞争冒险,逻辑险象：由于电路逻辑结构特征所产生的险象,第七节 组合电路中的竞争冒险,逻辑险象：由于输入信号变化先后不一所产生的险象,第七节 组合电路中的竞争冒险,二、险象的判别： 代数法 卡诺图法,第七节 组合电路中的竞争冒险,三、险象的消除,第七节 组合电路中的竞争冒险,三、险象的消除,第七节 组合电路中的竞争冒险,三、险象的消除,第七节 组合电路中的竞争冒险,三、险象的消除,