集成电路原理[1].ppt

集成电路原理11单击此处编辑母版标题样式单击此处编辑母版副标题样式第三章 双极型集成电路的工艺与 版图设计3.1 双极型IC的隔离技术3.1.1 pn结隔离技术 目的：使做在不同隔离区的元件实现电隔离 结构：隔离环隔离环图图 3- 3-1 PN1 PN结隔离技术示意图结隔离技术示意图n集成电路原理12 特点：特点： 为降低集电极串联电阻为降低集电极串联电阻r rCSCS，在在P P型衬底与型衬底与n n型外延之间加一型外延之间加一 道道n+n+埋层，提供埋层，提供ICIC的低阻通路的低阻通路 集电极接触区加磷穿透扩散（应在基区扩散之前进行）集电极接触区加磷穿透扩散（应在基区扩散之前进行） 可采用对通隔离技术可采用对通隔离技术n集成电路原理13对通隔离技术对通隔离技术在在n n+ +埋层扩散后，先进行埋层扩散后，先进行p p+ +浓硼下隔离扩散，去除氧浓硼下隔离扩散，去除氧化层后，生长化层后，生长n n型外延，然后在进行型外延，然后在进行p p+ +浓硼上隔离扩散的同浓硼上隔离扩散的同时，做纵向时，做纵向pnppnp管的发射区扩散，这样可缩短扩散时间，管的发射区扩散，这样可缩短扩散时间，使横向扩散尺寸大为降低，节省了芯片面积。

使横向扩散尺寸大为降低，节省了芯片面积图图 3- 3-2 2 对通隔离技术示意图对通隔离技术示意图n集成电路原理143.1.2 3.1.2 等平面隔离工艺等平面隔离工艺等平面隔离工艺等平面隔离工艺利用利用SiSi的局部氧的局部氧化化LOCOSLOCOS工艺实现工艺实现pnpn结结介质混合隔离介质混合隔离技术，有利于缩小管技术，有利于缩小管芯面积和减小寄生电芯面积和减小寄生电容图图3-33-3n集成电路原理153.2 3.2 双极晶体管制造工艺双极晶体管制造工艺图图3-43-4n集成电路原理16泡发射极工艺泡发射极工艺在发射区扩散后，用在发射区扩散后，用1%1%的的HFHF酸酸“ “泡泡” ”（漂洗）出发射区扩（漂洗）出发射区扩散窗口（包括发射极接触孔），此窗口即为散窗口（包括发射极接触孔），此窗口即为E E极接触孔，晶体极接触孔，晶体管尺寸减小，进而管尺寸减小，进而C CBCBC、C CBEBE ，可与浅结工艺配合制出高速、可与浅结工艺配合制出高速、高集成度的高集成度的ICIC但由于但由于AlAl在在SiSi中的中的“ “渗透渗透” ”较强，易造成较强，易造成EBEB结结短路，因此需采用新的多层金属化系统。

短路，因此需采用新的多层金属化系统发射极工艺的原理发射极工艺的原理利用利用1%1%HFHF酸对酸对PSGPSG的腐蚀速度的腐蚀速度5 5nm/snm/s，而对而对SiOSiO2 2的为的为0.1250.125nm/snm/s，1 1分钟可将分钟可将300300nmnm的的PSGPSG漂尽，而漂尽，而SiOSiO2 2只去掉只去掉7.57.5nmnm，因此因此E E极窗口被极窗口被“ “泡泡” ”出后，周围的出后，周围的SiOSiO2 2腐蚀很少腐蚀很少n集成电路原理17等平面等平面IIII工艺工艺在等平面在等平面I I工艺的基础上，将发射极与介质隔离墙相接工艺的基础上，将发射极与介质隔离墙相接，使得器件尺寸和寄生电容，使得器件尺寸和寄生电容，这主要是因为在掩模版和，这主要是因为在掩模版和硅片上刻制长而窄的矩形比刻一个宽度相同但短的矩形容硅片上刻制长而窄的矩形比刻一个宽度相同但短的矩形容易得多所以，易得多所以，等平面等平面IIII工艺的发射区比等平面工艺的发射区比等平面I I的小，其的小，其C CBEBE也小其集电区面积比泡发射极工艺小也小其集电区面积比泡发射极工艺小70%70%以上，比等以上，比等平面平面I I工艺小工艺小40%40%以上。

以上n集成电路原理183.3 3.3 集成集成npnnpn管的版图设计管的版图设计3.3.1 3.3.1 集成集成npnnpn管电极配置管电极配置n集成电路原理193.3.2 3.3.2 典型的晶体管版图图形典型的晶体管版图图形n集成电路原理110 双基极条图形双基极条图形 是是ICIC中常用的一种图形，允许通过更大的电流，其面中常用的一种图形，允许通过更大的电流，其面积比单基极条稍大，所以特征频率稍低；但基极电阻为单积比单基极条稍大，所以特征频率稍低；但基极电阻为单基极条的一半，其最高振荡频率比单基极条的高基极条的一半，其最高振荡频率比单基极条的高 型和型和 型集电极图形型集电极图形 增大了集电极面积，其主要特点是集电极串联电阻小增大了集电极面积，其主要特点是集电极串联电阻小，饱和压降低，可通过较大的电流，一般作输出管饱和压降低，可通过较大的电流，一般作输出管n集成电路原理111 双极型功率管的版图图形双极型功率管的版图图形采用了梳状发射极和采用了梳状发射极和基极结构，增宽了电基极结构，增宽了电流通路的截面积，允流通路的截面积，允许通过更大的电流，许通过更大的电流，发射区采用狭长条以发射区采用狭长条以减小趋边（集边）效减小趋边（集边）效应。

应n集成电路原理112 3.4 3.4 双极双极ICIC中的集成二极管中的集成二极管 在在ICIC中，集成二极管的结构除单独的中，集成二极管的结构除单独的BCBC结外，通常由晶结外，通常由晶体管的不同连接方式而构成多种形式，并不增加体管的不同连接方式而构成多种形式，并不增加ICIC工序，而工序，而且可以使二极管的特性多样化，以满足不同电路的需要且可以使二极管的特性多样化，以满足不同电路的需要3.4.1 3.4.1 集成二极管的构成方式集成二极管的构成方式 n集成电路原理1133.4.2 3.4.2 集成二极管的剖面示意图集成二极管的剖面示意图n集成电路原理114六种集成二极管的特性比较六种集成二极管的特性比较n集成电路原理115 二极管接法的选择由电路对二极管接法的选择由电路对正向压降、动态电阻、电容、正向压降、动态电阻、电容、存储时间和击穿电压存储时间和击穿电压的不同要求来决定其中，最常用的有两的不同要求来决定其中，最常用的有两种：种： BC BC结短接二极管结短接二极管，因为没有寄生，因为没有寄生PNPPNP效应，且存储时间最效应，且存储时间最 短，正向压降低，故一般短，正向压降低，故一般DTLDTL逻辑的输入端的门二极管都逻辑的输入端的门二极管都 采用此接法。

采用此接法 单独的单独的BCBC结二极管结二极管，因为不需要发射结，所以面积可作得，因为不需要发射结，所以面积可作得 很小，正向压降也低，且击穿电压高很小，正向压降也低，且击穿电压高n集成电路原理116 3.5 3.5 横向横向pnppnp、纵向纵向pnppnp晶体管的结构与特点晶体管的结构与特点3.5.1 3.5.1 横向横向pnppnp晶体管晶体管图图 3-103-10 主要特点：主要特点： BVBVEBOEBO高（高（x xjcjc深，深， epiepi高）高） 电流放大系数电流放大系数 小小 由于工艺限制，基区宽度不可由于工艺限制，基区宽度不可 能太小；能太小； 纵向寄生纵向寄生pnppnp管将分掉部分发射区注管将分掉部分发射区注 入电流，只有侧壁注入的载流子才入电流，只有侧壁注入的载流子才 对横向对横向pnppnp管的管的 有贡献 基区均匀掺杂，无内建加速电场，基区均匀掺杂，无内建加速电场， 主要是扩散运动主要是扩散运动 表面迁移率低于体内迁移率表面迁移率低于体内迁移率 基区的表面复合作用基区的表面复合作用n集成电路原理117 频率响应差频率响应差 平均有效基区宽度大，基区渡越时间长。

平均有效基区宽度大，基区渡越时间长 空穴的扩散系数仅为电子的空穴的扩散系数仅为电子的1/31/3 发生大注入时的发生大注入时的临界电流小临界电流小 横向横向pnppnp的基区宽度大，外延层的基区宽度大，外延层N Nepiepi低，空穴扩散系数低低，空穴扩散系数低 击穿电压主要取决于击穿电压主要取决于CECE之间的穿通之间的穿通提高击穿电压与增大电提高击穿电压与增大电 流增益流增益 是矛盾的是矛盾的n集成电路原理1183.5.2 3.5.2 纵向纵向pnppnp管（衬底管（衬底pnppnp晶体管）晶体管） n集成电路原理119 主要特点：主要特点： 纵向纵向pnppnp管的管的C C区为整个电路的公共衬底，直流接最负电位，区为整个电路的公共衬底，直流接最负电位， 交流接地使用范围有限，只能用作集电极接最负电位的交流接地使用范围有限，只能用作集电极接最负电位的 射极跟随器射极跟随器 晶体管作用晶体管作用发生在纵向发生在纵向，各结面较平坦，发射区面积可以，各结面较平坦，发射区面积可以 做得较大，工作电流比横向做得较大，工作电流比横向pnppnp大 因为衬底作集电区，所以不存在有源寄生效应，故可以不因为衬底作集电区，所以不存在有源寄生效应，故可以不 用埋层。

用埋层 外延层作基区，基区宽度较大，且硼扩散外延层作基区，基区宽度较大，且硼扩散p p型发射区的方块型发射区的方块 电阻较大，因此基区输运系数和发射效率较低，电流增益电阻较大，因此基区输运系数和发射效率较低，电流增益 较低n集成电路原理120 由于一般外延层电阻率由于一般外延层电阻率 epiepi较大，使基区串联电阻较大可较大，使基区串联电阻较大可采取采取E E、B B短接的方式，使外基区电阻短接的方式，使外基区电阻=0=0，同时减小了自偏置，同时减小了自偏置效应，抑制趋边效应，改善电流特性；效应，抑制趋边效应，改善电流特性；E E、B B短接还有助于减短接还有助于减少表面复合的影响，提高电流增益少表面复合的影响，提高电流增益 提高衬底提高衬底pnppnp管电流增益的措施管电流增益的措施 降低基区材料的缺陷降低基区材料的缺陷，减少复合中心数目，减少复合中心数目，提高基区少子提高基区少子 寿命寿命 适当减薄基区宽度，采用适当减薄基区宽度，采用薄外延材料薄外延材料但同时应但同时应注意注意，一，一 般衬底般衬底pnppnp管与普通的管与普通的npnnpn管做在同一芯片上，管做在同一芯片上，pnppnp基区对基区对 应应npnnpn管的集电区，外延过薄，将导致管的集电区，外延过薄，将导致npnnpn管集电区在较低管集电区在较低 反向集电结偏压下完全耗尽而穿通。

反向集电结偏压下完全耗尽而穿通n集成电路原理121 适当适当提高外延层电阻率提高外延层电阻率，降低发射区硼扩散薄层电阻，降低发射区硼扩散薄层电阻，以，以 提高发射结注入效率提高发射结注入效率 在衬底和外延层之间加在衬底和外延层之间加p p+ +埋层，形成埋层，形成少子加速场少子加速场，增加，增加 值注意在纵向值注意在纵向pnppnp管中不能加管中不能加n n+ +埋层，这样将形成少子埋层，这样将形成少子 减速场，降低减速场，降低 值n集成电路原理122。