4101主漂移室电子学-3.docx

编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第1页 共1页4.10 电子学4.10.1 主漂移室电子学4.10.1.1 设计目标主漂移室（MDC）电子学系统是用来接收主漂移室6796根信号丝的输出信号，并经过一系列处理后将数据传送至数据获取系统作进一步分析处理其主要任务可归结为：① 精确测量对撞产生的次级粒子在穿过室本体时所产生的电离电子到阳极丝（信号丝）的漂移时间，从而给离线分析提供粒子穿过室本体时在(r，f)平面中的位置信息，以确定粒子在室体中飞越的径迹和动量粒子在Z向的位置坐标由斜丝法通过离线分析给出，其R向位置则由信号丝的径向坐标给出② 测量阳极丝（信号丝）输出信号所携带的电荷量，以确定粒子穿过室本体时的能量损失dE/dx，从而鉴别粒子种类③ 给触发判选系统（Trigger）提供各个漂移单元信号丝的命中信息，作为其一级判选的依据之一④ 接受触发判选系统的判选结果，若判选有效，则将所得数据缓存以便读出，否则则将所得数据适时予以丢弃1. 电荷测量表征电荷测量性能的基本设计指标主要包括电荷分辨、动态范围和积分非线性等项，现分别简述如下1) 电荷分辨按MDC室本体的设计，在所选用的气体和工作条件下，对最小电离粒子的最可几能量损失的dE/dx分辨要求达到= 6%。

该项分辨主要由两部分组成：室本体的贡献和电子学的贡献室本体固有的能量分辨是系统dE/dx分辨的主要贡献者为了尽量减少电子学系统对dE/dx分辨的影响，总体设计要求其贡献应小于室本体贡献的15%按此要求，容易算得电子学系统的贡献应满足：MDC 设计成阶梯状圆桶形小单元结构，从内到外有按同心元结构组成的43 个信号丝层这样对于一个沿径向穿过的径迹可得43 次取样由于粒子穿过室体时的能量损失服从Landau分布，能量损失的高端有很长的尾巴通常在考虑能量分辨时，对这些高端信号要作高端截断处理，截端平均可按70%考虑设单个通道电子学电荷测量的分辨为，则在考虑截断平均后，为使整个电子学系统的贡献不大于0.9%，则应有：由此得：≈5%MDC在设计的工作参数下其最小电离粒子的最可几输出电荷量根据估算约100fc， 故单个通道的电荷分辨写成以电荷量为单位的形式则有： 这实际上就是系统等效输入噪声电荷的设计值2) 动态范围在电子学系统和室本体联机情况下，电子学输入端的等效输入噪声电荷将主要由MDC信号丝的单丝输出噪声电荷所决定考虑到后者的贡献比每道电子学的要大得多，因此量程低端可取为15fc。

如前所述，粒子穿过室体时的电离能量损失服从landau分布，由于这一分布的范围很宽，电荷测量的动态范围不可能覆盖这一能量损失的全部范围如前所述，与这一分布的峰值相应的最小电离粒子的最可几输出电荷量约100fc，参考BESII MDC多年来dE/dx测量的结果， BESIII MDC 电荷测量的高端可按1800fc考虑3) 积分非线性在满量程范围内(15fc-1800fc)，积分非线性可控制在 INL £ 2 %必要时可进行二次项非线性修正，以提高线性度非线性修正的工作可由数据读出机箱的主控制器-PowerPC 来完成1. 时间测量(1) 时间分辨如前所述，漂移室通过测量漂移时间来确定粒子穿过室体时的径迹按总体设计要求，径迹测量的定位误差要求达到 =130μm 该项误差主要由两部分构成：一部分是室本体单丝空间分辨的贡献，该项贡献主要是由电离电子在向阳极丝漂移过程中的扩散效应等所造成另一部分则是单个通道电子学对位置分辨的贡献若取< 15%´，则有 按BESIII MDC 的设计，在所选用的气体和电场条件下，电离电子在室体中的漂移速度为30μm/ns，因此单个电子学通道的时间分辨上限可取为0.67ns。

因此，将时间分辨的设计目标确定为： 上面讨论的电子学的时间分辨实际上源于四部分：① 正、负电子束团在Z向（束流方向）展开所造成的对撞时刻的不确定性，从而造成对撞所产生的次级粒子出射时刻的不确定性按BEPCII的设计，束团在Z向展开的长度sz = 1.5cm，因此，粒子出射时刻的不确定性为： 式中c是光速对于漂移室的时间测量来说，该项误差可以忽略不计② 低阈前沿甄别由于幅度效应所造成的定时误差漂移室输出信号的动态范围大，估计由此造成的定时误差 st2 ≈1ns这部分误差在离线分析时可用测得的电荷量进行修正，因此这一误差对时间分辨的影响这里可不予考虑 ③ 噪声在信号上的迭加所造成的定时时刻的晃动这一噪声主要源于室本体的信号丝和前置放大器以及后续电子学处理电路由噪声造成的定时时间晃动估计可控制在不大于100ps，对时间分辨的影响基本可忽略不计 ④ TDC测时误差 st3 这是电子学时间分辨的主要来源利用基于CERN HPTDC芯片设计的时间测量电路，由于芯片本身的测时误差即便是工作在低分辨模式也可以达到250ps左右，因此电子学系统的时间分辨（不计定时误差）取为0.5ns是较为合理的选择。

2) 量程时间测量的量程由电离电子在室本体中的漂移时间决定当粒子击中信号丝，电离电子的漂移时间几乎为0；当粒子从小单元一个顶角的内侧穿过，则有最大漂移时间～350ns（详见下节讨论）为留有余地，时间测量的量程取为0-400ns3) 积分非线性在量程范围（0－400ns）内，积分非线性可控制在INL £ 0.5％必要时可利用PowerPC在数据读出过程中进行二次项非线性修正，以提高线性度4.10.1.2 系统设计考虑设计中的BEPCII将采用多束团运行，对撞周期为8ns，而触发判选系统一级判选所需要的时间（Trigger latency）为6.4s，远大于对撞周期，因此电子学系统的设计必须采用流水线技术，高速地将每次对撞可能产生的信息进行适时获取和暂存，根据有无触发判选信号到来再决定与之相应的信息的取舍，这样才能不丢失好事例信息BEPCII的设计亮度将达到1×1033/cm2/s，漂移室又处在谱仪内层，紧靠对撞点，信号丝击中率高，电子学系统所要处理的信息量很大，因此电路设计必须采用多级并行处理，才能有效地减少系统死时间MDC采用小单元结构一个测量单元的示意图和单元尺寸如图4.10-1所示。

根据MDC的设计参数，电离电子在气体中的漂移速度为3.0cm/μs漂移距离是一个随机量，取决于正负电子对撞所产生的次级粒子的入射位置显然，最大漂移距离约为半个对角线的长度，即1/2 ×（162+162）1/2 = 11.3mm不考虑扩散和电场不均匀性的影响，可得电子在室中最大漂移时间为：=11.3mm/3.0cm/μs = 377ns考虑到外层单元尺寸略大，并考虑到由于电、磁场的影响，电子的漂移轨迹并非直线，故可取最大漂移时间为： = 450ns16mm 16mm图4.10-1 MDC 一个测量单元的示意图 场丝 信号丝 单个电离电子漂移到阳极丝附近时在强电场的作用下由于雪崩过程而在阳极丝上产生1/t电流波形，可表示为： i(t) = k×式中，k是常数，由漂移室的工作参数决定；t0是室的特征时间常数，根据MDC的设计，t0 ≈1.5nsi(t)的波形形状如图4.10-2所示，其后沿的缓慢下降是由于雪崩形成的正离子团向阴极丝的缓慢运动所造成图4.10-2 信号丝单个电离电子输出波形i(t)0 T由上式可知，该电流下降到峰值的1%以下所需时间约250ns。

信号丝的实际输出波形，就是由若干这样的单个电离电子所形成的1/t波形的迭加我们用garfield程序对单丝输出波形进行了仿真，一个典型结果如图4.10-3所示图中若干电流尖峰正是这种1/t波形相迭加的结果 实际输出波形的宽度与粒子的入射位置有关，观测显示，这一宽度大体上符合下面的关系： = (ns)式中，是径迹中距离阳极丝最远的电离电子的漂移时间，是距阳极丝最近的电离电子的漂移时间图4.10-3 BESIII MDC 丝信号仿真一例 显然，当径迹穿过一个探测单元的对角线时，如图4.10-4中箭头①所示，这时输出信号有最大宽度： = 400-0+250 = 650ns这与计算机实际仿真结果相一致 ②①16mm 16mm 图4.10-4 径迹穿过漂移单元不同位置时的示意图 场丝 信号丝 当径迹以45°倾角从探测单元一个顶角的内侧穿过时，如图4.10-4中箭头②所示，在探测单元内只产生极少量的电离电子，这些电离电子几乎是同时到达阳极丝，这时输出信号有最小宽度： = 400-400+250 = 250ns显然，穿过任何其它位置的径迹，在信号丝上形成的信号宽度都介于上述两者之间。

同时可以看出，在任一t 时刻穿过单元中任一位置的径迹，信号丝输出信号的 “漂移时间+信号宽度” 其值应近似等于上述最大信号宽度，即≈650ns以上估算假设了电离电子沿径迹有均匀密集的分布4.10.1.3 初步设计方案根据前面的讨论，MDC电子学系统原理性方块图可设计成如图4.10-5所示从功能上考虑，系统主要由9类电路组成，即：① 前置放大电路；②“主放大+滤波成形+定时甄别”电路；③ 电荷测量电路； ④ 时间测量电路； ⑤ 阈电压电路；⑥ JTAG控制电路；⑦ 校准和工作模式控制电路；⑧ 扇出电路；⑨ 读出控制电路从系统结构上考虑，上述各部分电路如何实现优化组合，这是系统设计需要考虑的重要问题我们的设计思想力求体现：① 有利于简化系统设计即应尽可能减少部件，减少品种，使庞大、复杂的系统变得比较简单，以易于操作，易于系统建成后的维护运行② 有利于提高系统的可靠性③ 有利于节省系统造价基于以上考虑，我们决定将系统中“后放大+滤波成形+定时甄别”电路、电荷测量电路、时间测量电路和阈电压电路汇集在一起，按9U VME 规范统一设计电路板我们把这一电路板称之为MQT插件由于电路的复杂性，这一设计方案将具有相当的难度，如何实现预期的性能指标，这在技术上无疑是一次挑战。

按照上述设计方案，整个系统的硬件电路, 将主要由五部分组成，即：① 前置放大器；② MQT插件；③ 校准和工作模式控制插件；④ 扇出插件；⑤ 读出控制插件图4.10-5给出了基于上述设计考虑的系统框图结构图中读出控制电路和扇出电路未予画出下面，就上述五部分电路的设计考虑分别讨论如下：preampVMEbus Trigger4.10.1.1.1.1.1.1 rigger rigger MQT Clock Trigger Timing Wire Signal dE/dx AQMeasurementTMeasurementCalibration Main amp. +Shaper+Disc.图4.10-5 MDC电子学系统概念图 Threshold Voltage 。