数电第六章知识课件.ppt

6 . 时序逻辑电路的分析与设计,6.1 时序逻辑电路的基本概念,6.2 同步 时序逻辑电路的分析,6.3 同步 时序逻辑电路的设计,6.4 异步 时序逻辑电路的分析,6.5 若干典型的时序逻辑集成电路,*6.6 用Verilog描述时序逻辑电路,6.7 时序逻辑可编程逻辑器件,教学基本要求,2、熟练掌握时序逻辑电路的分析方法,1、熟练掌握时序逻辑电路的描述方式及其相互转换3、熟练掌握时序逻辑电路的设计方法,4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用5、正确理解时序可编程器件的原理及其应用 6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的方法6.1 时序逻辑电路的基本概念,6.1.1 时序逻辑电路的模型与分类,6.1.2 时序电路逻辑的表达,6.1 时序逻辑电路的基本概念,6.1.1 时序逻辑电路的模型与分类,1. 时序电路的一般化模型,,*电路由组合电路和存储电路组成电路存在反馈结构特征:,2、异步时序电路与同步时序电路,时序电路,,,,,输出方程,激励方程组,,状态方程组,,,1. 逻辑方程组,6.1.2 时序电路功能的表达方法,,,将状态转换真值表转换为状态表,状态转换真值表,,,,,,,,,,,,,,,,,状态表,2.根据状态表画出状态图,,4. 时序图,时序逻辑电路的四种描述方式是可以相互转换的,根据状态表画出波形图,6.2 时序逻辑电路的分析,6.2.1 分析同步时序逻辑电路的一般步骤,6.2.2 同步时序逻辑电路分析举例,时序逻辑电路分析的任务：,分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。

6.2 时序逻辑电路的分析,时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的所以,分析过程主要是列出电路状态表或画出状态图、工作波形图分析过程的主要表现形式:,6.2.1 分析同步时序逻辑电路的一般步骤:,1.了解电路的组成： 电路的输入、输出信号、触发器的类型等,.确定电路的逻辑功能.,3.列出状态转换表或画出状态图和波形图；,2. 根据给定的时序电路图,写出下列各逻辑方程式：,() 输出方程；,() 各触发器的激励方程;,（3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.,例1 试分析如图所示时序电路的逻辑功能6.2.2 同步时序逻辑电路分析举例,,电路是由两个T 触发器组成的同步时序电路解：,(1)了解电路组成2) 根据电路列出三个方程组,激励方程组: T0=A T1=AQ0,输出方程组: Y=AQ1Q0,将激励方程组代入T触发器的特性方程得状态方程组,,,(3) 根据状态方程组和输出方程列出状态表,,,Y =A Q1Q0,(4) 画出状态图,,,(5) 画出时序图,(6) 逻辑功能分析,观察状态图和时序图可知，电路是一个由信号A控制的可控 二进制计数器。

当A=0时停止计数，电路状态保持不变； 当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到 11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00 输出信号Y的下降沿可用于触发进位操作例2 试分析如图所示时序电路的逻辑功能电路是由两个JK触发器组成的莫尔型同步时序电路解：,1.了解电路组成J2=K2=X Q1,J1=K1=1,Y=Q2Q1,2.写出下列各逻辑方程式：,输出方程,激励方程,,J2=K2=X Q1,J1=K1=1,,,,将激励方程代入JK触发器的特性方程得状态方程,整理得：,FF2,FF1,3.列出其状态转换表，画出状态转换图和波形图,Y=Q2Q1,状态图,,根据状态转换表，画出波形图X=0时,电路功能：可逆计数器,X=1时,Y可理解为进位或借位端电路进行加1计数,电路进行减1计数 确定电路的逻辑功能.,例3 分析下图所示的同步时序电路激励方程组,输出方程组 Z0=Q0 Z1=Q1 Z2=Q2,1.根据电路列出逻辑方程组:,得状态方程,2.列出其状态表,3. 画出状态图,,,3. 画出时序图,由状态图可见，电路的有效状态是三位循环码 从时序图可看出，电路正常工作时，各触发器的Q端轮流出现 一个宽度为一个CP周期脉冲信号,循环周期为3TCP。

电路的功能为脉冲分配器或节拍脉冲产生器4、逻辑功能分析,米利型和穆尔型时序电路,6.3 同步时序逻辑电路的设计,6.3.1 设计同步时序逻辑电路的一般步骤,6.3.2 同步时序逻辑电路设计举例,6.3 同步时序逻辑电路的设计,同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路6.3.1 设计同步时序逻辑电路的一般步骤,同步时序电路的设计过程,(1)根据给定的逻辑功能建立原始状态图和原始状态表,(2)状态化简-----求出最简状态图 ；,合并等价状态，消去多余状态的过程称为状态化简,等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态3)状态编码（状态分配）；,(4)选择触发器的类型,(6)画出逻辑图并检查自启动能力给每个状态赋以二进制代码的过程根据状态数确定触发器的个数，,(5)求出电路的激励方程和输出方程 ；,例1 用D触发器设计一个8421 BCD码同步十进制加计数器8421码同步十进制加计数器的状态表,6.3.2 同步时序逻辑电路设计举例,,,,,,,,,,,,,(2) 确定激励方程组,,,,,,D3、 D2、 D1、 D0是触发器初态的函数,D3、 D2、 D1、 D0、是触发器初态还是次态的函数？,画出各触发器激励信号的卡诺图,,,画出完全状态图,电路具有自启动能力,(3) 画出逻辑图，并检查自启动能力,画出逻辑图,例2:,设计一个串行数据检测器。

电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0a 初始状态;,b A输入1后;,c A输入11后;,d A输入110后2.）定义输入 输出逻辑状态和每个电路状态的含义；,1.）确定输入、输出变量及电路的状态数:,输入变量：A,状态数：4个,输出变量：Z,解: (1)根据给定的逻辑功能建立原始状态图和原始状态表,,,2. 状态化简,列出原始状态转换表,,,,3、状态分配,令 a = 00，b = 01，c = 11，,,4、选择触发器的类型,触发器个数: 两个 类型：采用对 CP 下降沿敏感的 JK 触发器5. 求激励方程和输出方程,,,卡诺图化简得,激励方程,输出方程,6. 根据激励方程和输出方程画出逻辑图,并检查自启动能力,激励方程,输出方程,当 = 10时,输出方程,,能自启动,检查自启动能力和输出,,输出方程,,修改电路,例；用D 触发器设计状态变化满足下状态图的时序逻辑电路,,1、列出原始状态表,2、状态表化简,,2、状态编码,a=000;b=001;c=010 ;d=011;e=100,三种状态分配方案,状态转换真值表,3、求激励方程、输出方程,,,画出逻辑电路,画出完整的状态图，检查所设计的计数器能否自启动.,,,6. 4 异步时序逻辑电路的分析,一. 异步时序逻辑电路的分析方法：,分析步骤:,3.确定电路的逻辑功能。

2.列出状态转换表或画出状态图和波形图；,1. 写出下列各逻辑方程式：,b)触发器的激励方程； c) 输出方程 d)状态方程,a)时钟方程,,例1 分析如图所示异步电路,1. 写出电路方程式, 时钟方程,输出方程,激励方程,CP0=CLK,求电路状态方程,触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变CP1=Q0,二. 异步时序逻辑电路的分析举例,,3. 列状态表、画状态图、波形图,,,根据状态图和具体触发器的传输延迟时间tpLH和tpHL， 可以画出时序图,4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作也可把它看作为一个序列信号发生器例2 分析如图所示异步时序逻辑电路.,,,状态方程,时钟方程,解 (1) 列出各逻辑方程组,(2) 列出 状态表,（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）,电路是一个异步五进制加计数电路4) 逻辑功能分析,(3) 画出状态图,（1）分析状态转换时必须考虑各触发器的时钟信号作用情况,有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持原有状态不变。

2）每一次状态转换必须从输入信号所能触发的第一个触发器 开始逐级确定,注意:,6.5 若干典型的时序逻辑集成电路,6.5.1 寄存器和移位寄存器,6.5.2 计数器,6.5 若干典型的时序逻辑集成电路,1、 寄存器,6.5.1 寄存器和移位寄存器,寄存器:是数字系统中用来存储代码或数据的逻辑部件它的主要组成部分是触发器一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成寄存器实际上是若干触发器的集合8位CMOS寄存器74HC374,脉冲边沿敏感的寄存器,8位CMOS寄存器74HC/HCT374,0,8位CMOS寄存器74LV374,2、 移位寄存器,移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件按移动方式分,单向移位寄存器,,,双向移位寄存器,左移位寄存器,移位寄存器的逻辑功能分类,移位寄存器的逻辑功能,右移位寄存器,(1) 基本移位寄存器,（a）电路,串行数据输入端,串行数据输出端,并行数据输出端,,D3=Qn2,D1=Q0n,D0=DSI,Q0n+1=DSI,Q1n+1 =D1 = Q0n,Q2n+1 =D2 =Qn1,Q3n+1 =D3 = Qn2,2、写出激励方程：,3、写出状态方程：,(b). 工作原理,D2=Qn1,D0 D2 D1 D3,1011,DSI =11010000,从高位开始输入,经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。

串入并出,经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出 串入串出,（2）典型集成电路,内部逻辑图,8位移位寄存器74HC/HCT164,2. 多功能双向移位寄存器,（1）工作原理,实现多种功能双向移位寄存器的一种方案(仅以FFm为例),S1S0=00,S1S0=01,高位移 向低位,S1S0=10,S1S0=11,并入,不变,,低位移 向高位,（2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194,,,,74HCT194 的功能表,,,2、计数器的分类,按脉冲输入方式，分为同步和异步计数器,按进位体制，分为二进制、十进制和任意进制计数器,按逻辑功能，分为加法、减法和可逆计数器,概 述,1、计数器的逻辑功能,计数器的基本功能是对输入时钟脉冲进行计数它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等6.5.2 计 数 器,同步计数器,异步计数器,加计数器,减计数器,可逆计数器,,加计数器,减计数器,可逆计数器,,,,(1) 异步二进制计数器---4位异步二进制加法计数器, 工作原理,1、 二进制计数器,结论:,计数器的功能：不仅可以计数也可作为分频器。

如考虑每个触发器都有1tpd的延时，电路会出现什么问题？,异步计数脉冲的最小周期 Tmin=n tpdn为位数）,典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns74HC/HCT393的逻辑符号,Q0在每个CP都翻转一次,Q1仅在Q0=1后的下一个CP到来时翻转,FF0可采用T=1的T触发器,FF1可采用T=。