数电6时序逻辑电路

1、6.1概述 6.2时序逻辑电路的分析方法 6.3若干常用的时序逻辑电路 6.4时序逻辑电路的设计方法 6.5时序逻辑电路中的竞争-冒险现象,第六章 时序逻辑电路,6.1概述,一、时序逻辑电路的特点 在时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入，而且还取决于电路原来的状态。 时序逻辑电路由门电路组成，有存储元件，存储电路的输出反馈到输入端。,时序逻辑电路的特点,存储记忆电路,组合电路,例：串行加法器a1与b1相加前，看存储记忆电路中c0是否为0，为0则a1与b1相加，和为s1并且有进位c1输出，而c1则经过ci电路(存储记忆电路)保存记忆下来，当进行下两数a2与b2相加时，则要从存储记忆电路取出c1和a2、b2共同相加。,二、时序逻辑电路的框图 1.由组合逻辑电路和存储电路两部分组成。 2.存储电路的输出反馈回输入端与输入信号一起决定 输出。,输出方程： Y(tn)=FX(tn)，Q(tn) 驱动(激励)方程： Z(tn)=GX(tn)，Q(tn) 状态方程： Q(tn+1)=HZ(tn)，Q(tn),输入信号,输出信号,控制信号,输出状态,次态或新状态,现态或原状态,式中：t

2、n、tn+1表示相邻的两个离散时间。,三、时序逻辑电路的分类,1.从输出Y(tn)与现态Q(tn)及输入X(tn)的关系分：,Y(tn)=,FQ(tn),穆尔型（Moore）电路,FX(tn)，Q(tn),米利型（Mealy）,2.从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里所有触发器由一个统一的时钟脉冲源控制。,没有统一的时钟脉冲源。,概述,四、时序逻辑电路逻辑功能的描述方法 逻辑方程式，如输出方程Y(tn)=FX(tn)，Q(tn)、状态方程Q(tn+1) =HZ(tn)，Q(tn)、驱动(激励)方程Z(tn)=GX(tn)，Q(tn)等。 状态转换表 状态转换图(状态图) 时序图(波形图),6.2时序逻辑电路的分析方法,分析一个时序电路，就是要找出给定时序电路的逻辑功能。 首先讨论同步时序电路的分析方法。由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，所以分析方法比较简单。,时序逻辑电路的分析方法,6.2.1同步时序逻辑电路的分析方法 同步时序电路的分析步骤 根据给定的逻辑图，写出各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性

3、方程，求得各触发器的状态方程，即为时序电路的状态方程。 根据逻辑图写出时序电路的输出方程（输出函数）。,例：由三级主从JK触发器组成的时序逻辑电路，写出驱动方程、状态方程、输出方程，分析逻辑功能。,3.根据逻辑图写出输出方程为： Y=Q2nQ3n，是现态的函数。,时序逻辑电路的分析方法,6.2.2时序逻辑电路的状态转换表、状态转换图 和时序图 用于描述时序电路状态转换全部过程的方法有： 状态转换表（也称为状态转换真值表） 状态转换图 时序图,一、状态转换表 将一组输入变量及电路初态的取值代入状态方程和输出方程，求出电路的次态和输出的值，再将得到的次态作为新的初态，求相应的次态和输出。如此继续下去，把全部的计算结果列成真值表的形式，就得到状态转换表。 例：列出上例电路的状态转换表。 根据状态方程和输出方程列出时序电路的状态转换表。设初始状态为“000”。 分析： a.从表上可知，每经过7个脉冲CP，电路状态循环变化一次，电路为计数器，计数长度(模)为7，是一个同步七进制加法计数器。 b.输出Y是七进制加法计数器的进位。 c.表格中列出了变量取值的全部组合。 d.此计数器能够自启动(从无效

4、状态回到有效状态)。,二、状态转换图 为了以更加形象的方式直观地显示出时序电路的逻辑功能，有时还进一步把状态转换表的内容表示成状态转换图的形式。 画出上例电路的状态转换图。 由状态转换表可得状态转换图如下：,三、时序图 为了便于用实验观察的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时序图。所谓时序图，就是在时钟脉冲作用下，电路状态、输出状态随时间变化的波形。 画出上例电路的时序图。由状态转换表和状态转换图，可得到如下时序图：,同步时序电路分析,解：,1.写出各触发器的驱动方程和电路的输出方程,驱动方程：,T1n = Xn,Q1n,X,T2n = XnQ1n,输出方程:,X,Q1n,Q2n,Zn = XnQ2nQ1n,2.写状态方程,T触发器的状态方程为：,同步时序电路分析,3.作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,Xn Q2n Q1n 所有组合,0 1,0,0 1,0 1,0 0,0,同步时序电路分析,由状态转换表绘出状态图,00,01,10,11,1/0,1/1,Xn/Zn,1/0,0/0,0/0,0/0,0/0,1/0,同步时序电路分析,由

5、状态转换图得电路的逻辑功能：,电路是一个可控模4计数器,X端是控制端，时钟脉冲作为计数脉冲输入。,X=1 初态为00时，,X=0时,保持原态, 电路属于米利型、可控模4计数器电路。,输出不仅取决于电路本身的状态，而且也与输入变量X有关。,同步时序电路分析,4.作时序图,初始状态Q2nQ1n为00，输入X 的序列为1111100111，,0,0,1,0,0,0,0,0,X=1模4 加计数,0 0,1 0,0 1,1 1,异步时序逻辑电路的分析方法,6.2.3异步时序逻辑电路的分析方法 异步时序电路的分析步骤 根据给定的逻辑图，写出 各触发器的时钟信号CP的逻辑函数式； 各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性方程，求得各触发器的状态方程，即为时序电路的状态方程。 根据逻辑图写出时序电路的输出方程（输出函数）。,时序逻辑电路的分析方法,时序逻辑电路的分析步骤 根据给定时序逻辑电路图，写出下列各逻辑方程式： 各触发器的时钟信号CP的逻辑函数式； 时序电路的输出方程（输出函数）； 各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性方程，求得各触发器的状态方

6、程(即为时序电路的状态方程)。 根据状态方程和输出方程，列出时序电路的状态转换表(状态转换真值表)。 画出电路的状态转换图和时序图。 用文描述时序逻辑电路的逻辑功能。,6.3若干常用的时序逻辑电路,6.3.1寄存器和移位寄存器 一、寄存器 寄存器用于寄存一组二值代码，它被广泛应用于各类数字系统和数字计算机中。 寄存器由触发器和控制电路组成。因为一个触发器能存储1位二值代码，所以用N个触发器组成的寄存器能存储一组N位的二值代码。 对寄存器的触发器只要求它们具有置1、置0的功能即可，因而无论是用同步SR触发器，还是用主从触发器或边沿触发器，都可以组成寄存器。,6.3.1寄存器和移位寄存器,一、寄存器 74LS75是用同步SR触发器组成的4位寄存器。 CP=1期间Q端的状态跟随D端状态而变。 74LS175是用维持阻塞D触发器组成的4位寄存器。 Q端的状态仅仅取决于CP上升沿到达时刻D端的状态，即，每当CP上升沿到来，D0D3分别寄存给Q0Q3。 上述寄存器都为并行输入并行输出方式。,74LS75由同步SR触发器组成。因每位均构成D型锁存器，只需一个时钟信号作为接收脉冲，称单拍接收。 CP上

7、升沿到来，若D0=1，则第一位同步SR触发器F0的S=1，R=0，触发器置1，Q0=1，把D0=1存储在Q0=1处；若D0=0，则F0的S=0，R=1，触发器置0，Q0=0，把D0=0存储在Q0=0处。而F1、F2、F3的分析方法同上。所以，不必先清零省了一拍。,集成寄存器74LS175,74LS175的功能表,6.3.1寄存器和移位寄存器,二、移位寄存器 移位寄存器除了具有存储代码的功能以外，还具有移位功能。 所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。 因而，移位寄存器不但可以用来完成代码的存储和移位，还可用于数据的串行-并行转换、数值的运算及数据处理等。,上图为用D触发器组成的移位寄存器。 1.工作原理 CP=0期间，Q0Q1Q2Q3保持原态。 CP上升沿到来，作用于所有D触发器，经过一段延时，F0按输入DI、F1按Q0、 F2按Q1、 F3按Q2 原来状态翻转。实际就是DI存入F0中， F0的原态Q0存入F1中，以此类推。,2.驱动方程：D0=DI，D1=Q0n，D2=Q1n，D3=Q2n 3.状态方程：Q0n1= D0=DI，Q1n1=Q0n， Q

8、2n1=Q1n， Q3n1=Q2n。,4.状态转换表：以串入1011为例，经过四个CP后，F3F2F1F0输出则变为1011，如表(板书)，也就是并行输出Q3Q2Q1Q0=1011，如果再加三个CP，则存入寄存器中的四位代码可从串出端依次送出。 5.工作波形：仍以串入1011为例(板书),上图是用主从JK触发器组成的移位寄存器，与前面所讲的D触发器组成的移位寄存器具有同样的逻辑功能。,双向移位寄存器实现原理,S=1,S=0,右移,左移,集成移位寄存器,4个并行输入端,2个控制端,4位双向移存器74LS194,74LS194的功能表,0,0,1,0,0,1,0,1,移,1,1,1,0,1,右,0,0,0,1,1,移,1,1,0,1,1,左,D0,D1,D2,D3,D0,D1,D2,D3,1,1,1,非上升沿,1,保持,0,0,0,0,0,D0,D1,D2,D3,右移DIR,左移DIL,S0,S1,Q0,Q1,Q2,Q3,并行输入,时钟脉冲CP,串行输入,控制信号,输 出,输 入,清零 RD,功能,异步清零,同步置数,低位向高位移动(右移),高位向低位移动(左移),保持,清零,置数,保持,

9、用双向移位寄存器74LS194组成节日彩灯控制电路,S1=0,S0=1 右移控制,Q=0时 LED亮,清0按键,若干常用的时序逻辑电路,6.3.2计数器 计数器是数字系统中使用得最多的时序电路。它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 计数器分类 按计数器中的触发器翻转顺序分为：同步计数器、异步计数器。 按计数过程中计数器中的数字增减分为：加法计数器、减法计数器、可逆计数器。 按数字的编码方式分为：二进制、二-十进制计数器等。 按模数(计数容量)分为：二进制、十二进制、六十进制等。,若干常用的时序逻辑电路,6.3.2计数器 一、同步计数器 1.同步二进制计数器,a.同步二进制加法计数器：由T触发器构成。 驱动方程(板书) 状态方程(板书) 输出方程(板书) 状态转换表(板书),1,同步4位二进制加法计数器,若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。,b. 同步四位二进制加法计数器74161 与前面的基本同步二进制加法计数器相比，增加了预置数、清零、保持功能。 RD：清零端 LD：置数控制端 D0-D3：预置数端(数据输入端) EP、ET ：工作状态控制端。,74161具有异步清零和同步置数功能。,由 7 4 1 6 1 接 成 16 进 制 计 数 器,c.同步二进制减法计数器 电路如上图：由T触发器构成。 驱动方程(板书) 状态方程(板书) 状态转换表(板书) 时序图(板书),d.单时钟同步二进制加

《数电6时序逻辑电路》由会员E****分享，可在线阅读，更多相关《数电6时序逻辑电路》请在金锄头文库上搜索。