数字电子技术基础 教学课件 ppt 作者 王友仁 等 第8章 半导体存储器20101201

1、第八章 半导体存储器,江苏省精品课程,南京航空航天大学 自动化学院电子技术中心,8-2,第八章 半导体存储器,8.1 概述 8.2 只读存储器 8.3 随机存储器 8.4 顺序存储器 8.5 本章小结,8-3,8.1 概述,以二进制形式保存系统工作所需的程序和数据（通称为信息）。,1半导体存储器的分类,制造工艺：双极型和MOS型； 读/写功能：只读存储器（ROM）、 随机存储器（RAM）和顺序存储器（SAM）； 数据输入/输出方式：串行存储器和并行存储器。,8-4,2半导体存储器的主要技术指标,存储容量：常用MB（兆字节）、GB（千兆字节）、TB（兆兆字节）等表示 ； 读/写速度：几十ns几百ns不等； 可靠性：用MTTF来衡量； 功耗,8-5,8.2 只读存储器,8.2.1 只读存储器的基本结构和工作原理 8.2.2掩模只读存储器 8.2.3可编程只读存储器 8.2.4可擦除的可编程只读存储器 8.2.5用只读存储器实现组合逻辑函数,8-6,8.2.1 只读存储器的基本结构和工作原理,ROM总体结构框图,存储矩阵：保存二进制信息，按矩阵形式排列；,地址译码器：选定存储单元；,输出缓冲

2、器：缓冲输出存储矩阵数据。,8-7,2564位存储矩阵,每4列存储单元连接到一个共同的列地址译码线上 。,字：每次同时进行读/写操作的存储单元数。 字长：一个字中所含的二进制数据的位数。 地址：每个字赋予的编号。,8-8,8.2.2掩模只读存储器,存储矩阵为44位 单地址译码 输出缓冲器为三态反相器,无论W0W3中哪根线上出现高电平信号，存储矩阵中与高电平字线相连的MOS管导通，位线出现低电平，其它情况位线均位高电平。,8-9,2564位ROM的逻辑结构框图和逻辑符号图 (a)逻辑结构框图 (b)逻辑符号图,地址线8条，采用双译码方式，存储容量为28256字； 数据线4条，即字长为4； 控制线为 ，当它为低电平时，ROM的输出缓冲端打开，数据输出。,8-10,8.2.3可编程只读存储器,图8.2.5 PROM的基本存储单元,PROM是一种使用者可进行一次编程的ROM。,熔丝未断，表示存储信息1，熔丝烧断表示存储信息0。 存储单元中的熔丝一旦被烧断就不能恢复，因此PROM只能写入一次。 正常工作电压远低于编程电压，无法熔断熔丝。,8-11,8.2.4可擦除的可编程只读存储器,根据擦除手段

3、和条件的不同，EPROM又可分为UVEPROM、E2PROM和Flash三种，其中UVEPROM常简称为EPROM。,EPROM的总体结构与PROM的总体结构基本相同，只是采用了不同工作原理的MOS管作为存储单元，EPROM采用了浮栅雪崩注入MOS管（FAMOS管）和叠栅注入MOS管（SIMOS管）、E2PROM采用了浮栅隧道氧化层MOS管（Flotox管）、Flash采用了闪烁叠栅MOS管，它们的最大区别就在于漏源极之间导电沟道的形成条件不同。,8-12,FAMOS管结构图和符号,SIMOS管结构图和符号,FAMOS管是一个栅极“浮置”于SiO2层内的P沟道增强型MOS管 。,SIMOS管是一个N沟道增强型MOS管，有两个重叠的栅极控制栅Ge和浮置栅Gf 。,8-13,Flotox管结构图和符号,闪烁存储器中叠栅 MOS管的结构图和符号,Flotox管与SIMOS管相似，也是N沟道增强型MOS管 ，具有隧道效应。,闪烁存储器由闪烁叠栅MOS管构成，结构与SIMOS管相似，区别在于浮置栅与衬底间氧化层的厚度不同，EPROM中的氧化层厚度一般为3040nm，而在闪烁存储器中仅为1015n

4、m。,8-14,Intel 2716的逻辑符号图,A10A0：地址信号； ：选片信号； I/O7I/O0：数据输入/输出端； PD/PGM：待机/编程信号，是双功能控制信号。 读操作时， ，若PD/PGM1，芯片处于待机方式； 当 时，芯片处于编程方式，在PD/PGM端加上52ms的正脉冲，就可以将数据线上的信息写入指定的地址单元。,典型EPROM芯片：Intel存储器的27系列：2708、2716、2764等。2716芯片是2K8位的EPROM芯片。,8-15,Intel 2816的逻辑符号图,典型的E2PROM芯片：Intel存储器的28系列：2816、2816A、2817、2764等。2816芯片是2K8位的E2PROM芯片。,8-16,8.2.5用只读存储器实现组合逻辑函数,该存储器的存储容量为4416。,对于具有n个输入变量和m个输出变量的组合逻辑函数，实现该组合逻辑函数所需要的最小存储器的容量为2nm位。,8-17,例8.2.1 试用ROM来同时实现下列函数：,（1） （2） （3） （4）,解：（1） 写出各函数的标准与或表达式，按A、B、C、D顺序排列变量，将Y1、Y2

5、扩展成为四变量逻辑函数。则最小项表达式为：,8-18,（2）选用4位地址输入和4位数据输出的164位ROM，画存储矩阵连线图。,图中在矩阵交叉点上画黑点表示接有存储器件；接入存储器件表示存1，不接存储器件表示存0。,8-19,8.3 随机存储器,8.3.1 随机存储器的基本结构和工作原理 8.3.2静态随机存储器 8.3.3动态随机存储器 8.3.4 RAM容量的扩展,8-20,8.3.1 随机存储器的基本结构和工作原理,RAM的基本结构图,片选控制 输入/输出缓冲 读/写控制,基本结构与ROM相同，仅读/写控制电路不同。,8-21,（1）存储器不工作：当片选信号 时，G4、G5输出为0，三态门G1、G2、G3输出均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写。,典型的读/写控制电路,8-22,典型的读/写控制电路,（2）读： ， 时，G5输出高电平，G3打开，G1、G2仍处于高阻状态，D经G3出现在I/O端； 写： ， 时，G4输出高电平，G1、G2打开，加在I/O端的数据以互补的形式出现在内部数据线上，进而被存入到所选中的存储单元。,8-23,8.3.2静态随机存储

6、器,根据存储单元结构和存储信息工作原理的不同 ，RAM可分为SRAM和DRAM。 SRAM以双稳态基本RS触发器作为存储单元，依靠触发器的静态自保持特性存储数据，在不掉电情况下，信息可长时间保存； SRAM的基本存储单元是在双稳态基本RS触发器（也称为静态触发器）基础上附加控制线或控制管形成的静态存储单元，由于基本RS触发器电路具有状态自动保持功能，只要不掉电，触发器的状态能够一直保持，SRAM所保存的信息也就不会丢失。,8-24,1SRAM的基本存储单元电路,图8.3.3 六管CMOS静态存储单元,Y=1时，VT7、VT8导通，位线与外部数据线接通，可对该存储单元进行读/写； Y=0时，位线与外部数据线断开，不能对存储单元进行操作。,VT1VT4构成MOS型双稳态基本RS触发器。Q=1, 表示存储信息1。,8-25,2SRAM芯片的组成,对某一存储单元进行读/写操作时，该存储单元所在的行的字线X与列选线Y均为高电平，VT5VT8管均导通，Q、B和D接通， 、 和 接通。,4K1位 的双译码SRAM,8-26,1K8位RAM的逻辑结构框图和逻辑符号图 (a) 逻辑结构框图 (b) 逻辑

7、符号图,8-27,Intel 2114的逻辑符号图,典型的SRAM芯片：Intel的2114、6116、6264等。其中2114芯片的容量是1K4位，基本存储单元是六管存储单元电路，其逻辑符号如图8.3.6所示。,A9A0 ：地址信号，采用行列译码方式，低六位地址用于行译码，高四位地址用于列译码； ：片选信号； I/O3I/O0：数据输入/输出端； ：写允许信号， 时，数据可由I/O口写入被选中的存储单元； 时，数据可从所选中的存储单元读出到I/O。,8-28,3RAM的工作时序,RAM读操作时序图,RAM写操作时序图,大多数静态随机存储器的读周期和写周期是相等的，一般为十几到几十纳秒。,8-29,8.3.3动态随机存储器,DRAM利用MOS管栅极寄生电容的电荷存储效应来存储数据，由于漏电流的存在，加上本身电容量很小，栅极寄生电容的电荷流失会造成保存数据的丢失，需要有刷新电路及时给电容补充电荷。 SRAM的基本存储单元是RS触发器，其状态在不掉电情况下能够自行保持，但每个存储单元需6个MOS管，限制了SRAM芯片的集成度。DRAM与SRAM相比，其存储单元结构得到了简化。 在DRAM发

8、展的早期，基本存储单元主要采用4MOS管、3MOS管电路，虽然有所简化，但仍然比较复杂，不利于集成度的提高，目前，DRAM多采用单MOS管电路设计基本存储单元电路。不过，4MOS管、3MOS管电路具有外围控制电路简单，读出信号比较大等优点。,8-30,4MOS管动态存储单元,VT1和VT2均是N沟道增强型MOS管，栅极和漏极交叉相连。栅极电容C1和C2 （虚线表示不是真的电容）上存储的电荷数决定存储单元的存储状态，C1和C2上的电压又反过来控制着VT1和VT2的导通或截止，VT3和VT4是存储单元字线的门控管，控制Q和 端的高、低电平是否传递到位线B和 上。,没有双稳态触发器的自保持功能，加上电容的漏电，Q端输出的高电平不能保证 端输出稳定的低电平，因此DRAM无法保持信息。,8-31,C1充电，且电压大于VT1的开启电压，C2没有充电，则VT1导通、VT2截止，则uC1=1、 uC2=0，此状态称为存储单元的0状态。反之，VT1截止、VT2导通的状态称作存储单元的1状态。, 预充电,在预充脉冲有效的时间内，将位线上的分布电容 CB 和 充至高电平状态，预充脉冲消失后，位线上的高电平能

9、在短时间内由分布电容CB和 维持。,4MOS管动态存储单元,8-32, 读出,X和Y同时为高电平，门控管VT3、VT4、VT7、VT8均导通。 预充电是能够将栅电容中存储的状态可靠传递到位线的保障 。读出过程就是将存储单元的状态读到位线上，再将位线上的状态通过导通的VT7和VT8管子传送到数据输出端D和 ，直到I/O。,4MOS管动态存储单元,8-33, 写入,当X、Y同时为高电平时，门控管VT3、VT4、VT7、VT8均导通，输入数据通过读/写控制电路加到D和 端，通过VT7和VT8传到位线B和 上，再经过VT3和VT4管将数据写入到C1和C2上。,4MOS管动态存储单元,8-34, 刷新,在DRAM的使用过程中，必须及时地向保存1的那些存储单元补充电荷，以维持信息的存在。,对一块DRAM芯片进行刷新的操作过程：将所有Y线置0，然后使第1行的X线为1，其它为0，对该行的所有单元进行一次读/写，即刷新一次，接下来使第2行的X线为1，其它为0，刷新第2行，直到最后一行，再重复上述过程。 通常，栅极电容电荷的自然保持时间在2ms以上，所以存储器各行全部刷新一次的时间要小于2ms。,4MOS管动态存储单元,8-35,3MOS管动态存储单元,8-36,单MOS管动态存储单元,由一只MOS管VT和一个与其源极相连的电容C组成，利用电容C存储电荷的原理来记忆信息1和0（此处电容为实际器件，故用实线画图），电容C上充满电荷表示存储l，无电荷表示存0。,8-37,2116的符号图,采用地址线分时复用技术。 有效时输入地址作为行地址， 有效时输入地址作为列地址， 和 不能同时有效。,8-38,8.3.4 RAM容量的扩展,将多个RAM组合起来以形成一个更大容量的存储器。,1位扩展方式,一片RAM的字数已够用，

《数字电子技术基础 教学课件 ppt 作者 王友仁 等 第8章 半导体存储器20101201》由会员E****分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 王友仁 等 第8章 半导体存储器20101201》请在金锄头文库上搜索。