数字电子技术基础 教学课件 ppt 作者 王友仁 等 第3章 组合逻辑电路20101201

1、第三章 组合逻辑电路,江苏省精品课程,南京航空航天大学 自动化学院电子技术中心,3-1,第三章 组合逻辑电路,3.1 概述 3.2 组合逻辑电路分析 3.3 组合逻辑电路设计 3.4 典型组合逻辑电路,3-2,1. 组合逻辑电路的描述,3.1 概述,3-3,从功能上 从电路结构上,任意时刻的输出仅 取决于该时刻的输入,不含记忆（存储）元件,2. 组合逻辑电路的特点,3-4,3.2 组合逻辑电路的分析,1. 组合逻辑电路的分析方法,（1）写逻辑函数表达式。 （2）化简。 （3）列写真值表。 （4）确定电路的功能。,3-5,例 分析图示电路的逻辑功能。,解 ：,（1）写逻辑函数表达式,（2）化简逻辑函数式,3-6,（3）列写真值表,该电路实现与门功能,3-7,例 分析图示电路的逻辑功能。,解：（1）逻辑函数表达式,（2）化简,整个电路输出：,第一级逻辑关系：,3-8,（3）列写真值表,当3个输入变量中有2个或2个以上为1时，输出为1，否则为0。,（4）确定电路的功能,3-9,组合逻辑电路的设计步骤： （1）逻辑抽象 分析因果关系，确定输入、输出变量 定义逻辑状态（即赋逻辑状态值） （2）列

2、写真值表 （3）写出函数表达式，并根据器件类型化简 （4）画逻辑图,3.3 组合逻辑电路的设计,3-10,3.3.1 不含约束项的组合逻辑电路设计,例 设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成。在正常工作情况下，任何时刻必有一盏灯点亮，而且只有一盏灯点亮。当出现其他情况时，说明交通灯控制电路发生故障，则要求监视电路发出故障信号。,解：(1)逻辑抽象 输入变量: 红（R）、黄（Y）、绿（G） 灯亮为1，不亮为0,3-11,解：,输出变量： 故障信号（E） 正常工作为0，发生故障为1,（3）写出逻辑表达式,（2）列写真值表,3-12,化简得：,（4）不限定器件，画逻辑图,3-13,例 某班有十名学生、学号分别为：0，1，2，9，用四位二进制数ABCD（其中A为最高位）进行编号，分别为0000，0001，0010，1001。规定学号为37号的学生才允许进实验室。试设计判别能否进实验室的组合逻辑电路。要求用与非门实现。,3.3.2 含有约束项的组合逻辑电路设计,解：,(1)逻辑抽象 输入变量：A、B 、C 、D 输出变量：Y，允许进Y=1，否则 Y=0,(2

3、)列真值表,真值表中的前10行序号表示十名学生的学号，后6行对应的6个最小项是约束项，填。,3-14,(3) 写出逻辑表达式,采用卡诺图化简,真值表,3-15,（4）根据所选器件类型变换表达式，画逻辑图,可用一个与门和一个或门实现，如下图（a）,逻辑图如下图（b）,逻辑图,题目要求用与非门实现，将表达式变换成与非与非式：,（a）用与门和或门实现,（b） 用与非门实现,3-16,编码：将输入的每个高、低电平信号变成一个对应的二进制代码 (1) 二进制编码器,3.4 典型组合逻辑电路,3.4.1 编码器和译码器,1. 编码器,二进制编码器的框图,3-17,普通编码器,特点：任何时刻只允许输入一个编码信号。,8线-3线普通编码器的真值表,8线-3线编码器,3-18,逻辑表达式为：,普通编码器,8线3线编码器的逻辑图,3-19,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。,8线-3线优先编码器的真值表,8线-3线编码器,优先编码器,3-20,8线-3线优先编码器 （设I7优先权最高I0优先权最低）,优先编码器,优先编码器的逻辑表达式：,3-21,8线3线优先编码器

4、的逻辑图,3-22,集成编码器：74LS148,74LS148的逻辑符号,3-23,74LS148功能表,附加输出信号的状态及含意:,3-24,低电平,编码器74LS148逻辑图,3-25,选通信号,选通信号,3-26,附 加 输 出 信 号,为0时，电路工作无编码输入,为0时，电路工作有编码输入,3-27,例 用两片8-3线集成编码器74LS148扩展为一片16-4线优先编码器，优先级从 依次降低。,用两片8-3线优先编码器 16-4优先编码器 其中， 的优先权最高。,3-28,3-29,（2）二十进制优先编码器(74LS147),将 编成0110 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码,3-30,译码器：将输入的二进制代码转换成相应的输出。 常用的译码器：二进制译码器，二十进制译码器，显示译码器等。,. 译码器,（1）二进制译码器,二进制译码器原理,3位二进制译码器框图,3-31,集成二进制译码器74LS138,74LS138逻辑符号,74LS138的功能表,3-32,74LS138逻辑图,低电平输出,附加 控制端,3-33,利用附加控制端进行扩

5、展 例 用两片3线8线译码器（ 74LS138 ） 4线16线译码器,共用使能,增加输入端，控制两者不同时工作,A3=0,A3=1,3-34,原理：二进制译码器附加门电路，可实现任何组合逻辑函数。,解： (1)列真值表 A、B：被减数和减数输入 BI：相邻低位的借位输入 S：本位差输出 BO：向相邻高位的借位输出。,用译码器实现组合逻辑电路,例 用74LS138设计一个1位二进制数全减器（全减器功能：实现两个1位二进制数相减，且考虑来自低位的借位）。,3-35,(3) 画逻辑图,(2)写出借位输出BO和差输出S表达式,3-36,（）二十进制译码器,74LS42,自己分析,3-37, 七段显示译码器原理,（3）数字显示译码器,七段数字显示器的外形图及其连接方式,3-38,七段显示译码器的真值表,3-39,集成显示译码器 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。,74LS48的逻辑图和逻辑符号,3-40,集成显示译码器74LS48的真值表,3-41,7448的逻辑功能：,（1）正常译码显示。 =1， =1时，对输入为十进制数l15的二进制码（00011111）进

6、行译码，产生对应的七段显示码。,（2）灭零。当 =1，而输入为0的二进制码0000时，只有当 =1时，才产生0的七段显示码,如果此时输入 =0 ，则译码器的ag输出全0，使显示器全灭；所以 称为灭零输入端。,（3）试灯。当 =0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 称为试灯输入端。,（4）特殊控制端 。 可以作输入端，也可以作输出端。 作输入使用时，如果 =0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此 为灭灯输入端。 作输出端使用时，受控于 。当 =0，输入为0的二进制码0000时， =0，用以指示该片正处于灭零状态。所以， 又称为灭零输出端。,3-42,用7448驱动LED数字显示器的电路,3-43,1. 数据选择器,3.4.1 数据选择器和数据分配器,数据选择器的示意图,3-44,（1）4选一数据选择器,四选一数据选择器的真值表,3-45,由表达式可画出逻辑图：,3-46,（2）集成数据选择器,74LS153逻辑符号,双四选一数据选择器74LS153,74LS153的功能表,3-47,74LS153工作原理,3-48,“

7、双4选1”74LS153 分析其中的一个“4选1”,功能表,3-49,例 用双4选1集成数据选择器74LS153扩展成一片8选1数据选择器。,74LS153只有两个地址信号 8选1数据选择器需要三个地址信号,两个4选1的数据选择器不同时工作,3-50,用数据选择器设计组合电路,基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数,3-51,例 分别用4选1、8选1、16选1数据选择器实现一个三变量的组合逻辑函数,解：将逻辑函数转换成最小项表达式：,（1）用4选1数据选择器实现,若令A1=A,A0=B,则D0=D2=C,D1=0,D3=1,构成的逻辑图如图所示。,3-52,（2）用8选1数据选择器实现,令 A2=A,A1=B,A0=C 则 D0=D2=D3=D4=0,D1=D5=D6=D7=1,构成的逻辑图如图所示。,3-53,令 A2=A,A1=B,A0=C 则 构成的逻辑图如图所示。,（3）用16选1数据选择器实现,3-54,2. 数据分配器,数据分配器的示意图,3-55,1路4路数据分配器的真值表,逻辑表达式为,3-56,1路4路数据分配器的逻辑图

8、,3-57,3.4.3 加法器,. 1位加法器 （1）半加器 不考虑来自低位的进位，将两个一位的二进制数相加,1位半加器的逻辑图和逻辑符号,1位半加器的真值表,3-58,(2) 全加器 将两个一位二进制数及来自低位的进位相加,1位全加器真值表,其逻辑表达式为：,3-59,1位全加器的逻辑图和逻辑符号,（a）逻辑图 （b） 逻辑符号,3-60,.多位加法器,(1)四位串行进位加法器,3-61,令 ， 则上式可写为,(2)超前进位加法器 基本原理：在进行加法运算时通过快速进位电路同时产生所有全加器的进位值,在多位二进制加法运算时：,3-62,74LS283的逻辑图,（3）集成超前进位加法器74LS283,3-63,（3）集成超前进位加法器74LS283,74LS283的逻辑符号,3-64,例 用74LS283实现两个7位二进制数相加。,解：需要两片74LS283,7位二进制加法器,3-65,例 用74LS283设计一个代码转换电路，将BCD码的8421码转换成余3码。,解：以8421码为输入，余3码为输出，列真值表,3-66,代码转换电路,3-67,3.4.4 数值比较器,1. 1位数值比

9、较器,1位数值比较器真值表,3-68,一位数值比较器,1. 1位数值比较器,逻辑图：,2. 多位数值比较器,原理：从高位比起，只有高位相等，才比较一下位。,例 4位数值比较器CC14585,3-69,CC1485的功能表,3-70,由功能表可以得出其逻辑表达式为：,3-71,4位数字比较器CC14585的逻辑符号,比较两个4位数时取,AB、IAB、IAB为附加输入端，用于扩展,3-72,例 用CC14585比较两个8位二进制数。,低位,高位,两片CC14585组成8位数值比较器,3-73,3.5 组合电路中的竞争-冒险现象,3.5.1 产生竞争-冒险的原因,与门电路产生竞争冒险,与 到达与门输入端的时刻有先有后 竞争,竞争可能会使输出端产生尖脉冲 冒险,0型冒险,3-74,或门电路产生竞争冒险,与 到达或门输入端的时刻有先有后，可能产生竞争冒险,1型冒险,3-75,3.5.2 竞争冒险现象的判别 1. 代数法 2. 卡诺图法 卡诺图中存在两个相切的包围圈,3-76,3.5.3 竞争与冒险现象的消除方法 1. 输出端接滤波电容 尖脉冲很窄，用很小的电容就可将尖峰削弱到门电路幅值以下 2. 引入选通脉冲,引入加选通脉冲,3-77,3. 修改逻辑设计 例：,修改的逻辑设计 （a）增加冗余项后的卡诺图 （b）修改后的逻辑电路,3-78,本章小结,（1）组合逻辑电路的分析和设计方法 （2）用译码器设计组合逻辑电路 （3）用数据选择器设计组合逻辑电路,3-79,The End,

《数字电子技术基础 教学课件 ppt 作者 王友仁 等 第3章 组合逻辑电路20101201》由会员E****分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 王友仁 等 第3章 组合逻辑电路20101201》请在金锄头文库上搜索。