微机原理及接口技术 教学课件 ppt 作者 吴叶兰 第二章 8086微处理器

1、第二章 8086微处理器,教学内容,2.1 8086/8088微处理器的功能结构 2.2 8086/8088的内部寄存器结构 2.3 8086/8088的总线周期 2.4 8086/8088引脚及功能 2.5 8086/8088的存储器结构 2.6 8086/8088的系统配置 2.7 8086/8088的操作时序,2.1 8086/8088微处理器的结构,8086/8088微处理器的特点 8086/8088微处理器的编程结构 8086/8088微处理器的工作原理,8086是Intel系列的16位微处理器 其内部寄存器、运算部件、内部操作等都是16位的，即字长是16位的，一次可以处理16位二进制数; 16根数据线, 20根地址线 单相时钟，f=5MHz 单一电源，5V,1.8086/8088微处理器的特点,2.8086/8088微处理器的编程结构,编程结构：指从使用者或程序员角度看到的结构，反应各部分之间的逻辑关系。与芯片内部的物理结构和实际布局有区别。 8086CPU从功能上可分为两部分： 总线接口部件（BIU）：负责CPU对存储器和外设进行访问 执行部件（EU）：负责指令的译码、执

2、行和数据的运算,3.8086/8088微处理器的工作原理,1、 指令的取出和执行分别由BIU和EU完成。 2、BIU和EU既互相独立又互相配合。 当指令队列有2个空字节时，BIU会自动把指令取到指令队列中。 当EU执行指令需要数据时，向BIU发出申请，请求BIU到内存或I/O接口中取出数据。此时若BIU正在取指令，则BIU要完成取指后，再响应EU的请求，若BIU正处于空闲状态，则立即响应EU的请求。 当指令队列已满，而EU又没有向BIU发出申请，BIU就处于空闲状态。 当执行转移、调用、返回指令时，指令队列中的原有内容被自动清除，BIU会接着往指令队列中装入另一个程序段中的指令。,3、由于有指令队列的存在，在EU执行指令的同时，BIU可取指令，即BIU和EU处于并行工作方式，这种方式大大提高了CPU的工作效率。,2.2 8088/8086的内部寄存器结构,通用寄存器（8个）: （AXDX,SI,DI,BP,SP） 段寄存器（4个）: （CS,DS,SS,ES） 控制寄存器（2个）:（IP,PSW）,汇编语言程序员看到的处理器，就是寄存器 所以，一定要熟悉这些寄存器的名称和作用,他们均为

3、16位!,1、通用寄存器（8个）,数据寄存器（4个） AX （AH，AL）累加器 Accumulator BX （BH，BL）基数寄存器Base CX （CH，CL）计数寄存器Count DX （DH，DL）数据寄存器Data 地址指针和变址寄存器（个） SI：源变址寄存器 DI：目的变址寄存器 BP：基址指针寄存器 SP：堆栈指针寄存器,2、段寄存器（4个）,堆栈,堆栈：在内存中一块采用“先进后出”方式进行操作的一块存储区。堆栈只允许字操作。,压栈：SP先减2，数据再进入栈中。 出栈：数据先出栈，SP再加2。 SP总是指向栈顶。,3、控制寄存器（2个）,IP（Instruction Pointer）指令指针寄存器， 它始终指向CPU下一条要取指令所在存贮器单元的偏移地址(段地址由CS提供)。 用户不能更改IP的值,只有CPU执行转移指令,子程序调用指令和子程序返回指令以及中断处理时,IP才作相应的改变。,3、控制寄存器（2个）,标志寄存器： 16位,但有用的只有9位： 状态标志: CF,PF,AF,ZF,SF,OF,共6位 控制标志：DF IF TF，共3位,标志寄存器FLAGS,控

4、制标志(3个),DF： (Direction Flag)方向控制标志 DF0，存储器地址自动增加 DF1，存储器地址自动减少,CLD指令：DF0 STD指令：DF1,控制标志(3个),IF(Interrupt Enable Flag)外部可屏蔽中断允许标志 IF1，则允许中断； IF0，则禁止中断；,CLI指令：IF0 STI指令：IF1,控制标志(3个),TF（Trap Flag）：单步标志 TF0，处理器正常工作； TF1，处理器单步执行指令 为调试程序设置的一个控制标志,教学内容,2.1 8086/8088微处理器的功能结构 2.2 8086/8088的内部寄存器结构 2.3 8086/8088的总线周期 2.4 8086/8088引脚及功能 2.5 8086/8088的存储器结构 2.6 8086/8088的系统配置 2.7 8086/8088的操作时序,2.3 8086/8088的总线周期,为了便于对8086/8088CPU引脚功能的说明，本节简要介绍总线周期的概念。 8086/8088CPU在与存储器或I/O端口交换数据时需要启动一个总线周期。 按照数据的传送方向来分，总线

5、周期可分为： “读”总线周期：CPU从存储器或I/O端口读取数据 “写”总线周期：CPU将数据写入存储器或I/O端口。,时钟周期：是CPU工作的最小节拍。时钟信号的周期，CPU的基本时间计量单位，由主频决定。 8086：f=5MHZ , 1个时钟周期=1/5=0.2s=200ns 总线周期是指CPU通过总线对外部（存贮器或I/O接口）进行一次访问所需的时间 8086的基本总线周期需要4个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 指令周期是CPU执行一条指令所需的时间。一个指令周期由若干总线周期组成。,指令周期 、 总线周期 、 时钟周期,1个基本的总线周期=4个时钟周期 若把每个时钟周期称为1个状态T，1个基本的总线周期包括4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4。,教学内容,2.1 8086/8088微处理器的功能结构 2.2 8086/8088的内部寄存器结构 2.3 8086/8088的总线周期 2.4 8086/8088引脚及功能 2.5 8086/8088的存储器结构 2

6、.6 8086/8088的系统配置 2.7 8086/8088的操作时序,2.4 8086/8088引脚及功能,工作模式 引脚功能,最小工作模式,系统中只有8086或8088一个CPU，系统的所有总线控制信号都直接由8086或8088CPU产生，因此系统中的总线控制逻辑电路被减少到最小。,最大工作模式,系统中包含两个或两个以上CPU，其中一个主处理器就是8086或8088，其它的处理器被称为协处理器，它们是协助主处理器工作的。如8087数值运算协处理器，负责数值运算，提高系统的运算速度。8089输入/出协处理器，负责对I/O接口的操作，提高系统数据传输速度。系统的总线控制信号由总线控制器8288来提供。,最小模式下的引脚信号,数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚,特点：,采用分时复用的方式，减少引脚的数目。 有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。 8086和 8088CPU是双列直插式芯片，共有40条引脚。 在两种模式下，引脚2431有不同的名称和意义。,8086/8088CPU引脚,外部特性表现在其引脚信号上，学习时请

7、特别关注以下几个方面： 引脚的功能 信号的流向 有效电平 三态能力,指引脚信号的定义、作用；通常采用英文单词或其缩写表示,信号从芯片向外输出，还是从外部输入芯片，或者是双向的,起作用的逻辑电平 高、低电平有效 上升、下降边沿有效,输出正常的低电平、高电平外，还可以输出高阻的第三态,1. 数据和地址引脚,AD15 AD0：双向、三态 分时复用的地址/数据 A19 / S6 A16 / S3 ：输出、三态 分时复用地址/状态信号线,2. 读写控制引脚,BHE/S7 输出，三态，低电平有效 ALE（Address Latch Enable） 输出、三态、高电平有效 IO/M（Input and Output/Memory） I/O或存储器访问，输出、三态 WR（Write）：输出、三态 RD（Read）：输出、三态,2. 读写控制引脚,READY：存储器或I/O口就绪 输入、高电平有效 DEN（Data Enable）：数据允许 输出、三态、低电平有效 在用8286作为数据总线收发器时，DEN为8286提供一个允许数据传输的控制信号，表示CPU当前准备发送或接受一个数据。 CPU M DEN

8、在 CPU I/O接口 时，都必须为有效信号。 响应中断 DT/R（Data Transmit/Receive） 数据发送/接收，输出、三态,3. 中断请求和响应引脚,INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 IF=1，允许响应此中断。 IF=0，不允许响应此中断。 CPU在执行每条指令的最后一个时钟周期都访问 INTR，若此时INTR为1，且IF=1，则CPU就去响 应中断请求。 INTA（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 不受IF的限制，优先级高于INTR中断请求。,4. 总线请求和响应引脚,HOLD：总线保持（即总线请求） 输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 此时地址总线、数据总线、控制总线由总线控制模块控制，在此后的一段时间里，HOLD和HLDA一直为高电平，直到总线占用完毕，总线控制

9、模块使HOLD变为低电平，8086使HLDA变为低电平，收回总线控制权。,5. 其它引脚,RESET：复位请求 输入、高电平有效 复位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H CLK（Clock） ：时钟输入 Vcc GND TEST,8086和8088的区别,外部DB的位数不同； 8086：16位数据总线，AD15AD0分时复用。 8088： 8位数据总线，AD7AD0分时复用。 28引脚不同 8086：M/ IO * 8088：M * /IO 34引脚的定义不同 8086：BHE*/S7 8088：SS0 指令队列的区别 8086：6B 8088：4B,教学内容,2.1 8086/8088微处理器的功能结构 2.2 8086/8088的内部寄存器结构 2.3 8086/8088的总线周期 2.4 8086/8088引脚及功能 2.5 8086/8088的存储器结构与I/O组织 2.6 8086/8088的系统配置 2.7 8086/8088的操作时序,2.5 8086/8088的存储器结构与I/O组织,存储器地址空间和数据存储格式 存储器的分段管理 信息的分段存储与段寄存器的关系 8086/8088的I/O组织,一、存储器地址空间和数据存储格式,8086 /8088 CPU有20条地址线 最大可寻址空间为2201MB个内存单元 。 每个存储单元都有一个编号，被称为存储器地址。每个存储单元存放一个字节的内容。存放时，低字节存入低地址，高字节存入高地址；表达时，用它的低地址表示多字节数据占据的地址空间。 对这1M个内存单元编址，其物理地址范围从00000H 0FFFFFH,二、存储器的分段管理,8086内部寄存器都是16位的，最大的寻址范围为64K，不能直接寻址1M空间，为此引入分段的概念。 1个段最大的范围：64k，0000HFFFFH 1MB单元分成16个段，这些段可独立存在，也可重叠。,存储单元的地址-逻辑地址和物理地址,逻辑地址：是内存单元地址的一种表示形式，是面向用户的，在程序中表现的是逻辑地址的形式。 逻辑地址的形式段地址：偏移地址（2000：1000） 段地址是段的起始地址，放在段寄存器中

《微机原理及接口技术 教学课件 ppt 作者 吴叶兰 第二章 8086微处理器》由会员E****分享，可在线阅读，更多相关《微机原理及接口技术 教学课件 ppt 作者 吴叶兰 第二章 8086微处理器》请在金锄头文库上搜索。